1. 高速光模块光电引擎架构总览
在400G、800G乃至1.6T高速光模块中，光电引擎（Optical Engine，OE）指的是把电信号与光信号相互转换、并对光路进行收发的核心功能集合。它通常包含光发射组件（TOSA）、光接收组件（ROSA）、驱动与跨阻放大电路、光耦合与复用/解复用结构，以及必要的温控与监测单元。光电引擎不是“光模块的全部”，而是模块中承担电—光、光—电物理转换的那一层；它向上与DSP/CDR交换高速电信号，向下与光纤链路交换光信号，因此是模块内部信号链的物理边界。
理解光电引擎，关键是先看它在模块中的位置。以典型800G OSFP/QSFP-DD模块为例，主机侧通过金手指进入模块后，先由DSP完成PAM4编解码、均衡、时钟恢复与通道对齐；CDR负责在特定节点重整时钟与数据；随后Driver把高速电信号放大并偏置到激光器或调制器；TOSA把电信号转换为光信号并耦合进光纤。接收方向则相反：光纤光进入ROSA，由光电探测器转换为电流，TIA把微弱电流放大为电压信号，再送回DSP/CDR进行采样与判决。光电引擎的边界，正是“Driver/TIA与光器件”这一侧，而DSP/CDR属于电域处理，通常不算作光电引擎本体，但在架构设计中必须与光电引擎协同定义接口。
边界划分的实用原则：凡是完成电信号到光信号、或光信号到电信号物理转换的器件与紧邻模拟电路，归入光电引擎；凡是完成数字信号处理、协议成帧、通道绑定与时钟域管理的部分，归入DSP/CDR域。Driver与TIA处于边界上，工程上常按“与光器件共封装或共基板”来划入光电引擎。
下面这张架构图给出400G/800G/1.6T模块的典型信号链与光电引擎位置。图中以800G为基准，标注了各功能块之间的电接口与光接口，便于后续章节逐层展开。
从图中可以看到，光电引擎内部又分为发射链与接收链。发射链的输入是来自DSP的8路100G PAM4电信号，经Driver放大后驱动TOSA中的激光器或调制器，再由MUX合波进入单根光纤；接收链则从光纤解复用出8路光，经ROSA探测、TIA放大后送回DSP。对于1.6T模块，通道数从8路扩展到16路，单通道速率仍为100G PAM4，或采用200G PAM4配合更复杂的调制格式，此时光电引擎的封装密度、热管理和通道间串扰成为主要设计矛盾。
设计目标可以归纳为四条主线。第一是带宽与速率：光电引擎的3dB带宽必须覆盖信号频谱，800G PAM4的奈奎斯特频率约26.6GBd，考虑滚降后实际带宽需求通常在35GHz以上；1.6T若采用200G PAM4，则需接近60GHz。第二是链路预算：发射光功率、消光比、接收灵敏度与TIA噪声共同决定能否在给定误码率下闭合链路，典型800G DR8要求BER优于2.4e-4（KP4 FEC前）。第三是功耗与热：光电引擎功耗通常占模块总功耗的30%～50%，TEC温控、Driver偏置与TIA增益都会影响热分布，进而改变激光器波长与输出功率。第四是可制造性与可测试性：光耦合效率、通道一致性、眼图模板与误码率测试点需要在架构阶段就预留。
教学示例参数（合理假设，非实测）：以800G DR8为例，单通道100G PAM4，符号率53.125GBd，发射端TDECQ目标<3.4dB，接收端灵敏度目标<-4.5dBm（OMA），TIA跨阻增益约5kΩ，Driver输出摆幅约1.5Vpp差分。这些数值用于说明设计约束的量级，实际项目需以器件手册和链路预算为准。
在架构设计时，还需要明确光电引擎与DSP/CDR的接口定义。电接口通常包括：差分高速数据对、参考时钟、I2C/MDIO控制总线、中断与告警信号、电源与地。以800G为例，DSP到Driver的接口可能是8对差分线，每对速率100G PAM4；TIA到DSP的接收接口同样为8对。接口的阻抗、回波损耗、串扰与走线长度需要与封装形式（如COB、COC或可插拔光引擎）一起评估。若采用共封装光学（CPO），光电引擎与DSP的距离缩短，电接口损耗降低，但热耦合与可维护性成为新的权衡点。
最后，从系统视角看，光电引擎的架构选择会反向影响模块的形态。例如，采用EML还是硅光调制器，决定了Driver的输出摆幅与偏置方式；采用分立TOSA/ROSA还是硅光集成，决定了光耦合与封装复杂度；采用TEC还是无TEC，决定了工作温度范围与功耗预算。因此，本章后续内容将沿着“光器件—驱动/放大—电接口—封装—测试”的路径逐层展开，而本节给出的架构总览与边界划分，是后续所有设计决策的参照基准。