4. 硅光芯片封装类型

硅光芯片的封装不是“把芯片放进壳里”这么简单。它决定了光、电、热三条通路能否同时以可接受的损耗、带宽和可靠性连接到外部世界。同一颗光子集成电路（PIC），采用不同封装类型，其耦合损耗可能相差 3 dB 以上，封装尺寸可能相差一个数量级，成本结构也完全不同。理解封装类型，本质上是理解“光引擎在什么层级、以什么方式与电芯片和光纤结合”。

一、单片集成：在同一衬底上生长光与电

单片集成指光器件与电器件在同一材料体系、同一衬底上通过外延和工艺步骤一次形成。最典型的例子是在硅衬底上通过键合 III-V 材料并刻蚀出激光器、调制器和探测器，再与 CMOS 驱动电路共衬底。它的优势是界面最少：没有焊球、没有引线，光路对准由光刻精度保证，理论上可获得最低的寄生电容和最高的集成密度。

但单片集成的工程难度也最高。硅本身不发光，需要在硅上异质外延或键合 III-V 材料，晶格失配和热膨胀系数差异会在工艺中引入应力和缺陷。实际教学中常以“硅上键合 InP 微盘激光器”为例：键合温度约 300 ℃，键合后需将 III-V 衬底剥离，仅保留几百纳米厚的 InP 薄膜，再通过电子束曝光定义微盘。这一过程对洁净度和对准精度要求极高，良率是主要瓶颈。因此单片集成目前多用于研究和小批量高端场景，尚未成为通用量产方案。

二、混合集成：分别制造，再对准贴合

混合集成把光芯片和电芯片分别用各自最优的工艺制造，再通过倒装焊、微凸点或光子引线键合实现互连。它的核心矛盾是“对准”：光模式尺寸通常在亚微米量级，而倒装焊的贴装精度约为 ±1～2 μm，因此混合集成通常需要引入模斑转换器（SSC）或光栅耦合器来放宽对准容差。

一个典型教学示例是：PIC 上制作 3 μm 宽、220 nm 厚的硅波导，端面集成锥形 SSC，将模斑从 0.5 μm 扩展到 3 μm；电芯片（如 28 nm CMOS 驱动器）通过直径 25 μm、间距 50 μm 的微凸点倒装焊到 PIC 的电极区。贴装后需用红外显微镜观察对准标记，确认偏移小于 1.5 μm。混合集成的优点是光、电各自用成熟工艺，灵活度高；缺点是封装工序多、对准耗时长，单位成本随通道数增加而上升。

三、2.5D/3D 封装：从并排到垂直堆叠

2.5D 封装把 PIC、电芯片和存储芯片并排放在硅中介层（interposer）上，中介层内制作 TSV（硅通孔）和再布线层（RDL），实现芯片间高密度互连。光信号从 PIC 边缘或表面耦合到光纤，电信号通过中介层在芯片间传输。它的关键参数是中介层布线密度和 TSV 间距：典型 RDL 线宽/线距为 2 μm/2 μm，TSV 直径 10 μm、间距 40 μm。

3D 封装则进一步把芯片垂直堆叠，用 TSV 和微凸点直接连接上下层。对硅光而言，3D 封装的价值在于缩短电互连长度：驱动器到调制器的距离从毫米级降到百微米级，寄生电感显著降低，有利于 50 Gbaud 以上高速调制。但热管理成为新问题——激光器和驱动器都是热源，垂直堆叠后散热路径变长，需要在中介层或封装基板中嵌入铜柱或微流道。实际判断是否采用 3D，通常看两个指标：单通道速率是否超过 50 Gbaud，以及封装面积是否受限到必须垂直扩展。

四、晶圆级封装：先封装，再切割

晶圆级封装（WLP）在整片晶圆上完成光耦合结构、电互连和部分密封，然后再切割成单颗器件。它的最大优势是“批量对准”：光刻和键合工艺在整片晶圆上同时完成，每颗芯片的对准成本被摊薄。典型流程包括：在晶圆上制作硅透镜或光栅耦合器阵列，键合玻璃盖板形成密封腔，再通过 TSV 引出电极，最后切割。

WLP 的关键控制点是晶圆级测试。由于切割后无法再修复，必须在晶圆阶段完成光、电性能抽测。常用方法是在晶圆上制作光栅耦合测试结构，用光纤探针阵列同时耦合多颗芯片，测量插入损耗和暗电流。若某颗芯片损耗超过 6 dB，则标记为不良。WLP 适合大批量、小尺寸的光模块，如 400G/800G 光引擎，但对晶圆平整度和键合均匀性要求很高。

五、系统级封装：把光引擎变成完整子系统

系统级封装（SiP）把 PIC、电芯片、激光器、光纤阵列、驱动电路、甚至电源管理芯片集成在一个封装体内，对外只提供电接口和光接口。它不追求单一工艺的极致，而是追求“交付一个能工作的光引擎”。SiP 的典型结构包括：陶瓷或有机基板、金属腔体、光纤阵列单元（FAU）、热电制冷器（TEC）和柔性电路板。

以 800G 光模块为例，SiP 内部可能包含 8 通道 PIC、8 通道驱动器、8 通道 TIA、一颗 16 通道激光器阵列和 FAU。组装顺序通常是：先贴装 PIC 和电芯片，再耦合 FAU 并紫外固化，最后安装 TEC 和外壳。关键验证项包括：每通道插入损耗（目标 ≤ 3 dB）、消光比（目标 ≥ 4 dB）、眼图模板余量（目标 ≥ 20%）。若某通道眼图余量不足，需检查 FAU 耦合偏移或驱动器输出幅度。

六、如何选择：从指标反推封装类型

封装类型的选择不是偏好问题，而是由指标倒推的工程决策。若单通道速率低于 25 Gbaud、通道数少于 4、成本敏感，混合集成或 WLP 通常足够；若单通道速率超过 50 Gbaud、通道数超过 8，2.5D/3D 封装的短互连优势变得必要；若客户要求“插电即用”的完整光引擎，则必须走 SiP。单片集成目前更适合研究验证或对集成密度有极端要求的场景。

实际决策时，建议先列出三个硬约束：单通道速率、总通道数、允许的封装尺寸。再对照下表判断：

五种封装类型并非互斥。实际产品中常见“WLP 做 PIC 晶圆级封装 + 混合集成贴装 EIC + SiP 完成光引擎”的组合。理解每一层的职责和边界，比记住分类名称更重要。