4. 光互连拓扑结构设计

在硅光计算芯片中，拓扑结构决定了光信号从任一发送端口到任一接收端口所经过的物理路径，也直接决定了芯片可实现的聚合带宽、端到端延迟和波导面积开销。与电互连不同，光互连的带宽瓶颈往往不在单根波导的调制速率，而在拓扑能否提供足够的并行波长通道与无阻塞路径。本节围绕四类典型拓扑展开：波导网络、光交叉开关、总线型与网状拓扑，并给出可比较的量化分析方法。

四类拓扑的结构特征

波导网络是最基础的形式，通常由点对点波导或波导束构成，每个发送端与接收端之间通过固定波导连接。其优点是路径确定、插入损耗可预测；缺点是连接数随节点数平方增长，N 个节点全连接需要 N(N−1)/2 条波导，面积开销迅速失控。

光交叉开关（Optical Crossbar）在发送端与接收端之间放置可重构的开关矩阵，通过微环谐振器或马赫-曾德尔开关选择路径。它把物理波导数量从 O(N²) 降到 O(N)，但引入了开关插损、串扰和驱动功耗。一个 N×N 交叉开关在理想无阻塞条件下可提供 N 条并行路径。

总线型拓扑让多个节点共享一条或多条总线波导，通过波长分配实现多播或时分复用。其面积开销最小，但共享介质导致冲突，聚合带宽受限于总线波长数，延迟随仲裁和排队增加。

网状拓扑（Mesh）将节点排列为二维网格，每个节点与相邻节点通过短波导连接，路由经过多跳。它扩展性好、局部带宽高，但端到端延迟随跳数增加，且需要光路由器或波长路由机制。

带宽分析：波长并行度与共享代价

光互连的带宽由三个因子相乘决定：单波导通道数、每通道调制速率和并行波导数。设单波导支持 λ 个波长、每波长调制速率为 B，则一条波导的带宽为 λB。波导网络和交叉开关中，每条路径独占波导，聚合带宽为 N·λ·B；总线型中所有节点共享同一介质，若采用波长分配，则每个节点平均可用带宽为 λB/N，冲突严重时进一步下降；网状拓扑中，每个节点与邻居之间的局部链路带宽为 λB，但跨区域通信需要多跳转发，有效带宽受路由拥塞影响。

以 N=16、λ=8、B=25 Gbps 为例，单波导带宽为 200 Gbps。波导网络与交叉开关的聚合带宽可达 3.2 Tbps；总线型在理想波长分配下总带宽仍为 200 Gbps，但每节点平均仅 12.5 Gbps；网状拓扑若采用 4×4 网格，每条链路 200 Gbps，总链路带宽为 24×200 Gbps = 4.8 Tbps，但实际有效带宽受路由算法和流量模式影响，通常只能达到理论值的 40%～60%。

延迟分析：路径长度与开关级数

光信号在波导中的传播延迟约为 5 ps/mm（群折射率约 4.2 时约 14 ps/mm，此处取有效群速度对应值）。波导网络和交叉开关的端到端延迟主要由波导长度和开关级数决定：交叉开关每经过一级微环或 MZI 开关，引入约 10～50 ps 的开关延迟和 0.1～0.5 dB 插损。总线型拓扑的延迟还包括仲裁和排队时间，在负载较高时可能达到纳秒级。网状拓扑的延迟随跳数线性增加，每跳包含一段波导传播和一次路由决策，典型单跳延迟为 20～80 ps。

面积开销：波导密度与交叉损耗

面积开销不仅包括波导占用的版图面积，还包括波导交叉带来的额外损耗和串扰。波导网络的全连接结构在 N=16 时需要 120 条波导，若每条波导间距 5 μm，仅布线宽度就达 600 μm，且交叉点数量为 O(N⁴)，实际不可接受。交叉开关将波导数降至 O(N)，但开关矩阵本身需要 N² 个开关单元，N=16 时为 256 个，每个微环直径约 10 μm，矩阵面积约 2.5 mm²。总线型仅需一条总线波导和 N 个分插结构，面积最小。网状拓扑的链路数为 2N−2√N，N=16 时为 24 条，面积适中，但需要路由节点，每个路由节点包含开关和缓存控制逻辑。

设计示例：16 节点拓扑选型计算

假设目标聚合带宽不低于 1 Tbps，端到端延迟不高于 500 ps，面积不超过 5 mm²。按上述参数计算：波导网络面积超标，排除；总线型带宽不足，排除；交叉开关聚合带宽 3.2 Tbps、延迟约 200 ps、面积约 2.5 mm²，满足要求；网状拓扑聚合带宽理论 4.8 Tbps，但有效带宽约 2 Tbps，延迟随跳数增加，4×4 网格最大跳数 6，延迟约 300～500 ps，面积约 3 mm²，也满足要求。最终可根据流量模式在交叉开关和网状之间选择：若流量均匀且需要无阻塞，选交叉开关；若流量局部性强且希望扩展性更好，选网状。

拓扑设计不是孤立的版图问题，而是带宽、延迟、面积和功耗的多目标折中。理解四类拓扑的量化关系后，才能在给定工艺约束和计算任务特征下做出合理选择。