1. 课程导入与光电I/O全景

在数据中心、超算和高性能计算系统中，处理器与内存、加速器、交换芯片之间的数据搬运量正以远超芯片算力增长的速度膨胀。传统电互连在速率提升到 56 Gb/s、112 Gb/s 乃至更高时，铜缆与 PCB 走线的频率相关损耗、串扰、反射和功耗密度迅速逼近物理极限。光电I/O接口正是为突破这一瓶颈而出现的：它把电信号在近端转换为光信号，经光纤或光波导传输后再还原为电信号，从而在更长距离、更高带宽密度下保持信号完整性。本课程的目标，是让学习者能够理解光电I/O接口的组成与工作机理，掌握数据通路从电域到光域再回到电域的设计方法，并具备对关键参数、接口协议和链路预算进行分析与调试的能力。

要理解光电I/O的位置，需要先看清它在计算与通信系统中的层级。一个典型的高性能节点内部，计算芯片（CPU/GPU/FPGA）通过并行电接口连接近封装或板载光模块，光模块完成电光转换后，经光纤连接到交换芯片或远端节点，远端再经光电转换回到电域。也就是说，光电I/O并不是孤立器件，而是嵌入在“芯片—封装—板卡—光纤—系统”这条完整数据通路中的一段。它向上承接芯片的并行数字接口，向下对接光传输介质，中间还要处理时钟恢复、均衡、编码、驱动和接收判决等环节。数据通路设计的基本问题由此展开：信号在每一级如何保持时序余量、如何控制抖动与噪声累积、如何在有限功耗和面积下实现目标误码率，以及如何让电域与光域的接口边界清晰、可测试、可替换。

从电互连到光互连的演进，并不是简单的“替换介质”，而是围绕距离、带宽密度和能效三个维度逐步推进的。早期电互连在机架内短距场景仍有成本优势，但当通道速率超过 112 Gb/s、传输距离超过 1 米时，铜缆的插入损耗和均衡功耗会急剧上升。此时可插拔光模块成为主流方案：它把光电转换放在面板端口，电接口仍走 PCB，光接口走光纤，兼顾了可维护性和传输距离。进一步地，近封装光学把光引擎移到芯片封装边缘，缩短了高速电走线；共封装光学（CPO）则把光引擎与交换 ASIC 封装在同一基板上，电接口缩短到毫米级，显著降低驱动功耗和信号完整性压力。再往上，光交换和光网络把交换动作也放到光域完成，形成从“点对点光链路”到“光互连网络”的完整谱系。

数据通路设计的基本问题，可以归纳为四个相互制约的方面。第一是信号完整性：电域要控制阻抗、损耗、串扰和反射，光域要控制光功率、消光比、波长漂移和耦合损耗。第二是时序与同步：发送端需要时钟倍频和相位调整，接收端需要时钟数据恢复（CDR）和均衡，光域还要考虑调制器偏置点漂移带来的相位变化。第三是功耗与能效：光模块的功耗通常以 pJ/bit 衡量，驱动、TIA、CDR 和激光器是主要贡献者，CPO 的价值正在于把驱动功耗压到更低。第四是可测试性与可维护性：光电接口的边界往往在封装内部，如何通过眼图、误码率、光功率和环回测试定位问题，是工程落地的关键。

为了便于后续章节对照，这里给出一个典型 400G 光模块链路的示例参数框架（数值为教学示例，用于说明量级关系，不代表实测结果）：通道速率 53.125 GBd PAM4，每通道 106.25 Gb/s，4 通道合计 425 Gb/s；电接口插入损耗约 10 dB，光发射功率约 0 dBm，接收灵敏度约 -8 dBm，链路预算约 8 dB；模块功耗约 12 W，折算约 28 pJ/bit。这些数字在后续链路预算和功耗分析中会反复出现，读者可以先建立“速率—损耗—灵敏度—功耗”之间的量级直觉。

本课程最终希望达到的能力是：面对一个给定的光电I/O需求，能够判断该用可插拔、近封装还是共封装方案；能够拆解电接口、光接口和转换电路的关键指标；能够根据链路预算判断误码率是否达标；能够在调试中区分是电域均衡不足、光功率不够，还是时钟恢复失锁。第1章的作用，就是先把这张全景图建立起来，让后续每一章都能找到自己在数据通路中的位置。