1. 硅光关键尺寸控制与良率工程导论
硅光子学（Silicon Photonics）把光波导、调制器、探测器、光栅耦合器等光学功能集成到硅基芯片上，用成熟的 CMOS 工艺平台批量制造。它解决的核心矛盾是：光器件对几何尺寸极其敏感，而半导体制造天然存在工艺波动。因此，"关键尺寸控制"与"良率工程"不是两个附加话题，而是硅光从实验室走向量产的两条生命线。本课程围绕这两条主线展开，目标是让读者能够识别关键尺寸、理解其与光学性能的定量关系、掌握工艺波动的表征与补偿方法，并建立可落地的良率分析框架。
一、硅光技术概述
硅光芯片的基本构成可以概括为"光源—导波—调控—探测"四段。由于硅是间接带隙材料，片上光源通常依赖外置激光器或异质集成（III-V 键合、量子点），而硅本身承担低损耗导波、高速调制和光电探测。典型器件包括：
- 波导：单模条形波导截面常见为 500 nm × 220 nm（SOI，埋氧 2 μm），折射率差约 2.0，弯曲半径可小至 5～10 μm。
- 调制器：以载流子耗尽型马赫-曾德尔（MZM）或微环为主，依赖掺杂区与波导的相对位置。
- 探测器：Ge 吸收层外延在 Si 上，响应度典型 0.8～1.0 A/W @1550 nm。
- 耦合器：光栅耦合器或端面耦合器，决定与光纤的对接损耗。
这些器件的共同点是：性能由纳米级几何量决定。波导宽度变化 10 nm，有效折射率变化约 10⁻³ 量级，直接引起相位误差与谐振波长漂移。这正是关键尺寸控制必须被单独研究的根本原因。
二、关键尺寸的定义与分类
在硅光语境下，"关键尺寸"（Critical Dimension, CD）不等于半导体逻辑工艺中的栅长，而是对光学性能或电光性能有显著影响、且需要被工艺窗口约束的几何参数集合。按影响机制可分为三类：
| 类别 | 典型参数 | 主要影响 |
|---|---|---|
| 横向尺寸 | 波导宽度 W、脊高、侧壁角 | 有效折射率、模式限制、群速度 |
| 纵向/厚度 | Si 层厚、BOX 厚、Ge 层厚 | 色散、耦合效率、暗电流 |
| 相对位置 | 掺杂区偏移、光栅周期、套刻误差 | 调制效率、谐振波长、耦合相位 |
需要强调的是，硅光的关键尺寸往往以"相对量"形式出现。例如微环谐振波长 λ 对宽度 W 的灵敏度约为 0.8～1.2 nm/nm，若目标波长容差为 ±0.2 nm，则宽度控制需优于 0.2 nm——这已接近 193 nm 浸没光刻的极限。因此实际工程中更多采用"设计容差 + 后补偿"策略，而非单纯追求更小的 CD 偏差。
三、良率工程的范畴
良率工程在硅光中覆盖从晶圆到封装的完整链条，其核心任务是回答三个问题：失效在哪里、为什么失效、如何把良率提上去。典型工作包括：
- 工艺波动表征：通过片上测试结构（如波导阵列、微环阵列）提取 CD 偏差的均值与方差。
- 参数良率分析：把光学参数（插损、消光比、波长）映射到工艺参数空间，找出"坏点"的工艺根因。
- 补偿与修调：热光调相、载流子注入、激光波长调谐等后处理手段，把漂移拉回规格内。
- 封装良率：光纤对准容差、耦合胶固化收缩、温度循环引起的波长漂移。
四、典型产品与工艺平台
当前主流硅光平台包括 IMEC、AIM Photonics、GlobalFoundries 90WG、台积电等，多数基于 200 mm 或 300 mm SOI 晶圆，提供 193 nm 或 248 nm 光刻。典型产品覆盖 400G/800G 光模块、相干收发、LiDAR 与光计算。不同平台的关键尺寸规格差异明显，例如波导宽度标称值可能为 450 nm 或 500 nm，其对应的工艺窗口与设计规则也不同。
下图给出硅光从"设计关键尺寸"到"工艺波动"再到"性能漂移与良率损失"的因果链，并标出补偿手段的介入位置。理解这条链，是后续各章展开尺寸控制、测试表征与良率提升方法的基础。
五、本课程的组织逻辑
后续章节将沿着这条因果链逐段深入：先建立关键尺寸的测量与表征方法，再分析光刻、刻蚀、外延等工艺环节对 CD 的影响，随后进入器件级性能与尺寸的定量关系，最后落到良率分析、补偿策略与量产管控。学习本课程后，读者应能独立完成一次"从 CD 偏差数据到良率损失归因"的分析，并给出可执行的工艺或设计改进建议。