3. 硅锗外延生长与工艺集成

硅锗光电探测器的性能上限，很大程度上在“外延片”这一步就被决定了。后续的台面刻蚀、钝化、金属化只能尽量保留外延层已经具备的晶体质量与界面质量，而无法修复位错、反相畴、界面粗糙或掺杂分布错误。因此，本节的核心任务不是泛泛介绍外延设备，而是把 UHV-CVD、RPCVD、MBE 等外延方法的能力边界，转化为一份可交付、可检验、可复现的外延片规格定义。

一、三种外延方法的定位差异

UHV-CVD 在超高真空背景下以 SiH₄/GeH₄ 热分解生长，生长温度通常可低至 450～550 ℃，适合在较薄缓冲层上实现陡峭界面，但生长速率低、对真空与气体纯度要求极高。RPCVD 在减压条件下工作，常用 SiH₂Cl₂/GeH₄ 体系，温度约 600～700 ℃，生长速率高、量产兼容性好，是 CMOS 产线上最常见的 SiGe 外延方式，但高温会加剧应变弛豫与界面互扩散。MBE 在超高真空中以电子束蒸发 Si/Ge，生长温度可低至 350～500 ℃，界面陡峭度和掺杂控制最好，但产能低、成本高，更适合研究或小批量高性能器件。

选择方法时，应把“器件需求”翻译成“外延参数窗口”：Ge 组分与厚度决定吸收边和吸收效率；缓冲层结构决定应变弛豫程度与穿透位错密度；生长温度决定界面互扩散与缺陷密度；掺杂分布决定耗尽区与暗电流。方法选择不是越先进越好，而是要在 CMOS 兼容约束下取得平衡。

二、选择性外延与缓冲层设计

在 CMOS 兼容工艺中，SiGe 通常只在源漏或探测器窗口区域生长，因此需要选择性外延：在 SiO₂/SiN 掩模上不生长，只在暴露的 Si 窗口内生长。选择性由生长温度、压力、HCl 流量和气体分压共同决定。温度过低会导致多晶硅在介质上成核，温度过高则横向生长过快、窗口边缘出现“蘑菇状”外延。典型 RPCVD 选择性外延窗口为 650～700 ℃、10～20 Torr，并通入少量 HCl 抑制介质表面成核。

缓冲层设计是控制缺陷的关键。由于 Ge 与 Si 有约 4.2% 的晶格失配，直接在 Si 上生长高 Ge 组分层会形成大量穿透位错。常用方案是组分渐变缓冲层：Ge 组分从 0 逐步升到目标值，每层厚度与组分步长满足应变弛豫要求，使位错在缓冲层内弯曲、湮灭。另一种是低温缓冲层：先低温生长一层薄 SiGe 作为位错成核层，再高温生长器件层。缓冲层设计的目标是把穿透位错密度压到 10⁶ cm⁻² 以下，同时保持表面粗糙度 RMS 小于 1～2 nm。

三、缺陷控制与 CMOS 兼容约束

缺陷控制要抓住三条主线。第一是穿透位错：它来源于失配应变弛豫，会形成暗电流通道。控制手段包括渐变缓冲层、低温成核层、退火循环和图形化衬底。第二是反相畴：在 Si(100) 上生长极性材料时容易出现，可通过偏角衬底或低温成核层抑制。第三是界面互扩散：高温工艺会使 Ge 向 Si 扩散、Si 向 SiGe 扩散，导致界面模糊和应变松弛，因此外延后热预算必须严格控制。

CMOS 兼容约束主要体现在四个方面：热预算——外延后的所有工艺温度应低于约 700 ℃，避免应变弛豫和掺杂再分布；金属污染——Ge 本身在 CMOS 中属于可接受元素，但 Au、Fe、Cu 等必须低于 10¹⁰ cm⁻²；表面平整度——外延片表面粗糙度影响光刻聚焦和栅氧质量，通常要求 RMS < 1 nm；晶圆尺寸与翘曲——300 mm 晶圆上 SiGe 应变会导致翘曲，需控制缓冲层厚度与退火条件。

四、外延片规格定义任务

下面给出一份可直接用于外延片采购或内部流片评审的规格定义示例。参数为教学示例，实际项目应根据器件类型、波长和工艺平台调整。

在实际项目中，建议把外延片规格定义分为“必须满足”和“目标优化”两级。必须满足项包括衬底类型、吸收层组分与厚度、穿透位错密度上限、表面粗糙度上限和热预算上限；目标优化项包括缓冲层厚度最小化、生长速率最大化、片内均匀性提升。这样在供应商选择或工艺调试时，可以清晰判断哪些偏差可以接受、哪些必须返工。

最后需要强调，外延片规格不是一次写死的文件。当器件结构从台面型转向波导型、从 1310 nm 转向 1550 nm、或从 200 mm 转向 300 mm 时，吸收层厚度、缓冲层渐变速率和热预算都会变化。规格定义应随器件迭代更新，并保留每次变更的版本记录，确保工艺集成有据可查。