4. 光电探测器等效电路建模

在跨阻放大器（TIA）协同设计中，光电探测器不能只被当作一个“把光变成电流”的理想源。真正决定带宽、噪声和稳定性的，是探测器在偏置条件下的等效电路：结电容 C_j 与 TIA 的反馈电阻共同决定带宽，串联电阻 R_s 与结电容形成 RC 时间常数，封装寄生电容 C_p 会直接抬高输入节点总电容，而雪崩倍增在放大信号的同时也放大噪声。因此，建模的目标不是画一个“像电路”的图，而是把物理结构映射为可计算、可仿真、可验证的参数集合。

从物理结构到小信号等效电路

以 PIN 光电二极管为例，其核心是一个反偏 PN 结。反偏下耗尽区展宽，结电容可近似写为 C_j = εA/W，其中 A 为受光面积，W 为耗尽区宽度。偏压越高，W 越大，C_j 越小，这是 TIA 设计中常通过提高偏压来换取带宽的原因。但偏压不能无限提高，需受击穿电压和暗电流约束。

串联电阻 R_s 来自中性区体电阻和欧姆接触电阻，典型值在几欧到几十欧。它本身不直接决定带宽，但与 C_j 构成一个高频极点，影响载流子收集时间。封装寄生参数包括引脚电感 L_p、焊盘电容 C_p 和键合线电感，其中 C_p 与 C_j 并联，直接增加 TIA 输入总电容 C_in = C_j + C_p + C_in,TIA。在 1 GHz 以上，L_p 与 C_in 可能产生谐振峰，导致频响不平坦。

雪崩倍增的建模要点

对于 APD，倍增因子 M 随偏压接近击穿电压而急剧增大。工程上常用经验公式 M = 1/[1 − (V_R/V_BR)ⁿ]，其中 V_BR 为击穿电压，n 为与材料相关的指数（Si 约 2~4，InGaAs 约 1~2）。倍增不仅放大光电流，也放大散粒噪声，其噪声因子 F(M) = kM + (1−k)(2−1/M)，k 为电子与空穴电离率之比。对 Si APD，k≈0.02~0.05，F(M) 增长较缓；对 InGaAs APD，k≈0.4~0.6，倍增噪声显著更大。因此，APD 的等效噪声源必须把 F(M) 显式写入散粒噪声项，否则会严重低估噪声。

参数提取的实操路径

建模参数不能只靠数据手册，需通过测量提取。以下给出一个可执行的提取流程，以某 InGaAs PIN 探测器为例（示例参数为合理假设，非实测结果）：

1. 暗电流与结电容测量：在无光照条件下，用半导体参数分析仪扫描反偏电压 V_R 从 0 到 5 V，记录暗电流 I_dark 和电容 C_j。典型结果：V_R=3 V 时，I_dark≈0.5 nA，C_j≈0.8 pF；V_R=5 V 时，C_j≈0.55 pF。用 C_j−V 曲线拟合得到零偏电容 C_j0 和掺杂浓度梯度。
2. 串联电阻提取：在正向偏置下测量 I-V 曲线，取高电流段斜率得到 R_s；或用高频 S 参数在零偏下拟合。示例：R_s≈15 Ω。
3. 寄生参数提取：将探测器与 TIA 断开，用矢量网络分析仪测输入反射系数 S₁₁，拟合得到 C_p≈0.3 pF，L_bond≈0.8 nH。也可用开路/短路校准法分离封装与芯片参数。
4. 噪声源提取：在暗态下用频谱分析仪测量输出噪声谱密度，从 10 Hz 到 1 MHz。低频段 1/f 噪声斜率约 −10 dB/dec，中频段平坦区对应散粒噪声与热噪声之和。通过改变偏压，观察散粒噪声随 I_dark 的变化，拟合得到 F(M) 或确认 PIN 的 F=1。

建模结果如何反馈到 TIA 协同设计

提取出的 C_j、C_p、R_s 和噪声源，最终要落到 TIA 的设计参数上。例如，若 C_in 总量为 1.5 pF，TIA 反馈电阻 R_f=10 kΩ，则输入极点频率约为 1/(2πR_fC_in)≈10.6 MHz，这将成为带宽瓶颈。此时可选择减小 R_f 换取带宽，但会牺牲增益和噪声；或选用 C_j 更小的探测器、提高偏压、优化封装减小 C_p。噪声方面，若散粒噪声主导，应优先降低暗电流；若热噪声主导，应增大 R_f 或降低 R_s。只有把探测器等效电路与 TIA 输入级放在同一套参数体系下迭代，才能同时满足带宽、增益和噪声指标。

实际建模时，建议在 SPICE 中建立包含 C_j、R_s、C_p、L_bond 和噪声源的子电路，用 .noise 分析输出噪声谱，再与 TIA 的输入阻抗一起仿真。这样可以在流片前预判频响峰化和噪声恶化，避免反复试错。