4. 光纤-芯片耦合与对准测试
硅光调制器的调制效率（VπL、调制斜率）是在芯片内部测得的，但所有电光测试都必须先把光送进芯片、再把光取出来。耦合环节引入的插损、偏振态偏差和多次插拔的重复性，会直接叠加到调制效率的测量结果上。如果耦合损耗在测试过程中漂移 1 dB，而调制效率的判据只有 ±0.5 dB，那么测到的“器件变差”很可能只是耦合变差。因此本节把耦合与对准当作一个独立的测量子系统来处理：先分解损耗来源，再固化偏振对准流程，最后评估对准容差对调制效率测试的影响并给出修正方法。
4.1 端面耦合与光栅耦合的损耗分解
硅光芯片有两种主流耦合方式。端面耦合（edge coupling）通过芯片解理面或抛光端面，用模斑转换器（SSC）把硅波导的亚微米模场扩大到约 3～4 μm，再与透镜光纤或锥形光纤对接；光栅耦合（grating coupling）则用芯片表面的周期光栅把垂直入射（或约 8°～12° 倾斜入射）的光衍射进波导，光纤几乎垂直对准芯片表面。
两种方式的损耗构成不同，必须分开分解，否则无法定位问题。端面耦合的总插损可写成：
IL_edge = L_mode + L_Fresnel + L_align + L_prop + L_pol
L_mode : 模场失配损耗（SSC 输出模场 vs 光纤模场）
L_Fresnel : 端面菲涅尔反射（硅/空气约 1.8 dB 往返，AR 膜可降至 <0.3 dB）
L_align : 横向/纵向/角度对准偏差损耗
L_prop : 片上波导传输损耗（含弯曲、交叉）
L_pol : 偏振相关损耗 PDL光栅耦合的总插损则为：
IL_gc = L_grating + L_direction + L_back + L_align + L_pol
L_grating : 光栅耦合效率（峰值波长处最优）
L_direction : 向上/向下衍射方向性损耗
L_back : 背向反射与二次衍射
L_align : 位置与角度对准偏差损耗
L_pol : 偏振相关损耗 PDL分解损耗的实操方法是“逐项剥离”。以光栅耦合为例：先用一根参考直波导（两端同型光栅）测总插损，得到 2×L_gc_total；再在同一芯片上找一段长度不同的同型波导，用两点法拟合出 L_prop，从而把传输损耗从总损耗中扣除。端面耦合则可用“同一端面、不同长度波导”的两点法分离 L_prop，再用已知反射率的端面估算 L_Fresnel。教学示例中，某 220 nm SOI 平台光栅耦合单端插损约 2.5～3.5 dB（1550 nm，TE），端面耦合配合 SSC 单端约 1.0～1.8 dB，这些数值随工艺批次变化，仅作量级参考。
4.2 偏振对准流程
硅光调制器对偏振极其敏感：TE 模与 TM 模的有效折射率、调制效率和光栅耦合效率都不同。若偏振态偏离 TE 主轴，测到的调制效率会随偏振漂移而波动。偏振对准的目标是让进入芯片的偏振态与器件设计主轴重合，并把偏振相关损耗（PDL）压到可接受范围。
推荐流程如下。第一步，在光纤与芯片之间插入偏振控制器（三环式或桨式），先不接芯片，用偏振分析仪确认输出偏振态可覆盖整个邦加球。第二步，接入芯片，在调制器偏置固定、RF 关断的条件下，旋转偏振控制器，同时记录输出光功率，找到功率最大点，记为 Pmax；继续旋转 90°，找到 Pmin，计算 PDL = 10·log10(Pmax/Pmin)。第三步，在 Pmax 附近做微调，使 PDL 最小，此时偏振态最接近器件主轴。第四步，固定偏振控制器，记录偏振态对应的控制电压或刻度，作为后续测试的复现基准。
教学示例中，某 TE 型硅光调制器在 1550 nm 下，偏振未对准时 PDL 可达 3～5 dB，调制效率测量偏差超过 15%；按上述流程对准后 PDL 可降至 0.3 dB 以内，调制效率重复性明显改善。注意：偏振对准必须在耦合对准完成之后进行，因为耦合位置变化会改变波导内的模式分布，进而影响偏振态。
4.3 耦合重复性评估
耦合重复性指同一测试条件、同一操作者、多次重新对准后，耦合损耗的波动范围。它决定了调制效率测试的噪声底。评估方法：在固定偏振、固定波长、固定温度下，重复“断开光纤—重新对准—记录插损”至少 10 次，计算插损的标准差 σ 和峰峰值。若 σ 大于 0.2 dB，说明对准机构刚性不足或操作流程不稳定，需要检查夹具、压电位移台回程差和光纤端面清洁度。
更严格的评估还要区分“同次对准内的短期漂移”和“重新对准后的长期重复性”。前者用连续 30 分钟记录插损，观察温漂和机械蠕变；后者用 10 次重新对准的插损分布。两者共同决定调制效率测试的置信区间。教学示例中，某手动对准平台重新对准 10 次的插损为 2.8、2.9、2.7、3.0、2.8、2.9、2.8、2.7、2.9、2.8 dB，均值 2.83 dB，σ≈0.09 dB，峰峰值 0.3 dB，属于可接受水平。
4.4 对准容差对调制效率测试的影响与修正
对准偏差不仅增加插损，还会改变波导内的模式重叠，从而改变调制器实际感受到的光功率和调制效率。若把耦合损耗当作常数处理，调制效率的测量误差可近似写成：
Δ(VπL)/VπL ≈ (ΔIL_coupling) / (IL_total) × k
k 为经验系数，通常 0.5～1.0，取决于调制器长度和损耗分布修正方法有三种。第一种是“实时监测法”：在芯片上集成或外接一个分光监测端口，实时记录耦合进芯片的光功率，用监测值归一化调制效率，消除耦合漂移。第二种是“参考波导法”：在同一芯片上放置一根无调制器的参考波导，每次测试前先测参考波导插损，用其变化量修正调制效率。第三种是“容差窗口法”：先测出对准偏差—插损曲线，确定插损变化小于 0.1 dB 的对准窗口，测试时把对准位置锁定在该窗口中心，并记录窗口边界作为不确定度来源。
实操中，建议把对准容差窗口、偏振 PDL 和耦合重复性 σ 一起写入测试记录。例如：对准窗口 ±0.5 μm（X/Y），PDL < 0.3 dB，重复性 σ < 0.1 dB，则调制效率测试的扩展不确定度可控制在 5% 以内。若某一项超标，应先解决耦合问题，再判断调制器本身是否合格，避免把耦合误差误判为器件失效。