4. 定向耦合器仿真与分光比优化
时域有限差分法（FDTD），说白了就是把麦克斯韦方程组在空间和时间上直接离散化。我刚开始接触这方法时，觉得它就是个暴力求解器——把空间切成小格子，时间切成小步长，然后一步步往前推。但真正做硅光芯片仿真后才发现，这里面的门道深着呢。
这一章我们重点聊三个核心问题：怎么把连续空间离散成Yee网格、怎么保证仿真不炸掉（数值稳定性）、以及怎么让边界不产生虚假反射。嗯，咱们一个一个来。
4.1 Yee网格与差分格式
Yee网格是FDTD的基石。它巧妙地把电场和磁场分量在空间上错开半个网格步长，时间上也错开半个时间步长。为什么要这么干？
你想想看，麦克斯韦方程组里，电场的时间导数跟磁场的旋度有关，磁场的时间导数跟电场的旋度有关。如果电场和磁场放在同一个位置，那旋度计算就得用中心差分，精度反而下降。Yee网格这种交错排布，天然支持二阶精度的中心差分。
Yee网格的核心思想：
- 每个电场分量周围环绕着四个磁场分量
- 每个磁场分量周围环绕着四个电场分量
- 时间上，电场和磁场交替更新，相差半个时间步
我在项目中遇到过一个问题：用均匀网格仿真一个高折射率对比的硅波导，结果模式场分布总是不对。后来发现是网格尺寸没选好——硅的折射率3.48，空气1.0，界面处场变化剧烈，网格必须足够细。我个人习惯，每个波长至少分20个网格，对于高折射率材料，建议30个以上。
下面这张图展示了Yee网格的基本结构：
差分格式方面，FDTD用的是中心差分近似。举个例子，电场对时间的偏导可以写成：
∂E/∂t ≈ (E(t+Δt/2) - E(t-Δt/2)) / Δt空间上的旋度也是类似，比如∂Ez/∂y在(i,j,k)点的近似：
∂Ez/∂y ≈ (Ez(i,j+1,k) - Ez(i,j,k)) / Δy这种交错格式的精度是二阶的，对于大多数集成光学器件仿真已经够用。但要注意，在材料界面处，这种差分格式会引入误差。我曾经在仿真一个亚波长光栅结构时，就因为网格没对齐材料边界，结果反射谱出现了奇怪的振荡。
我的经验：在材料界面处，尽量让网格边界与物理边界对齐。如果做不到，至少保证界面两侧的网格尺寸变化平缓。对于弯曲波导，建议使用共形网格技术。
4.2 数值稳定性与色散
FDTD仿真最怕什么？最怕算着算着就炸了——数值发散。这通常是因为时间步长太大，违反了CFL（Courant-Friedrichs-Lewy）稳定性条件。
CFL条件说白了就是：信息在一个时间步内传播的距离，不能超过一个网格步长。对于三维情况：
Δt ≤ 1 / (c * sqrt(1/Δx² + 1/Δy² + 1/Δz²))其中c是介质中的光速。对于二维情况，公式简化成：
Δt ≤ 1 / (c * sqrt(1/Δx² + 1/Δy²))我刚开始做FDTD时，总觉得这个条件太保守，想取大一点的时间步长加快仿真。结果有一次仿真一个高Q值微环谐振器，算了20000步后场突然爆炸，所有数据白费。从那以后，我老老实实按CFL条件的0.9倍取时间步长。
警告：千万不要取Δt等于CFL上限！数值色散和边界反射等因素会让实际稳定条件更严格。我个人习惯取CFL条件的0.8~0.9倍。
数值色散是另一个头疼的问题。FDTD的网格离散化会导致不同频率的波传播速度不同，这就是数值色散。说白了，就是仿真中的波速跟物理波速有偏差。
数值色散的影响有多大？我列个表给你看：
| 网格分辨率(每波长网格数) | 数值相速度误差 | 适用场景 |
|---|---|---|
| 10 | ~3% | 粗略估算 |
| 20 | ~0.8% | 一般器件仿真 |
| 30 | ~0.3% | 高精度仿真 |
| 50 | ~0.1% | 谐振结构、长距离传播 |
你看，网格越细，数值色散越小。但网格细了，计算量就上去了。三维情况下，网格数每翻一倍，计算量增加8倍。所以这里有个权衡。
我在仿真硅基微环谐振器时，对数值色散特别敏感。因为光要在环里绕很多圈，一点点速度误差就会累积成明显的谐振波长偏移。这种情况下，我建议每波长至少40个网格。
4.3 边界条件：PML与ABC
仿真区域总是有限的，但物理世界是无限的。怎么让波走到边界时不反射回来？这就是边界条件要解决的问题。
早期的方法是用吸收边界条件（ABC），比如Mur吸收边界。它的思路是在边界处用单向波动方程，让波只出不进。但ABC对斜入射波的吸收效果不太好，而且高阶ABC实现起来很复杂。
后来出现了完美匹配层（PML），这玩意儿就厉害多了。PML是一种人工材料层，它的阻抗与仿真区域完全匹配，但内部有损耗。波进入PML后会被逐渐吸收，几乎不产生反射。
PML的原理说起来有点绕，但你可以这么理解：在PML区域内，我们把坐标变成复数，让波在传播过程中指数衰减。数学上，这相当于在麦克斯韦方程组中引入各向异性的电导率和磁导率。
PML的关键参数：
- 层数：通常8~16层，太少吸收效果差，太多增加计算量
- 吸收剖面：多项式型（常用4次方）或几何型
- 理论反射系数：通常设为10⁻⁴~10⁻⁶
我曾经踩过一个坑：仿真一个倏逝波耦合器时，PML层数只设了4层，结果耦合效率怎么算都不对。折腾了两天才发现是PML没把倏逝波吸收干净，边界反射回来干扰了耦合区。后来把PML加到12层，问题就解决了。
下面这张流程图展示了FDTD仿真的完整流程：
实际应用中，PML也有一些注意事项。比如对于倏逝波，PML的吸收效果会变差。这时候可以增加PML层数，或者使用复频移PML（CFS-PML）技术。CFS-PML在低频和倏逝波场景下表现更好，但实现起来稍微复杂一些。
实用建议：
- 对于波导类器件，PML放在波导末端时，要确保波导模式在PML内被充分吸收
- PML与仿真区域的界面处，材料参数要连续过渡，避免引入额外反射
- 如果仿真时间很长（比如高Q谐振器），建议用CFS-PML，它在长时间仿真中更稳定
好了，这一章的内容就这些。Yee网格、稳定性条件、PML边界，这三个东西是FDTD仿真的基本功。你把这些搞明白了，后面做器件仿真时就能少踩很多坑。