4. 硅光平台与工艺约束
边缘耦合器的性能上限，往往不是被设计者的几何创意决定的，而是被硅光平台能提供什么、不能提供什么决定的。同一套锥形宽度曲线，在 220 nm 与 340 nm 两种硅层厚度上会得到完全不同的模场尺寸和耦合效率；同样的尖端宽度，在 248 nm 深紫外光刻与 193 nm 浸没式光刻平台上，一个可能根本做不出来，另一个却留有余量。因此，做边缘耦合器设计的第一步不是画版图，而是把工艺约束翻译成设计变量。
SOI 晶圆参数：顶层硅厚度与埋氧层
SOI 晶圆的核心参数是顶层硅厚度 tSi、埋氧层（BOX）厚度 tBOX 以及顶层硅的晶向与掺杂。主流硅光平台以 220 nm 顶层硅为基准，也有 250 nm、300 nm、340 nm 等厚度用于改善耦合或调制效率。顶层硅厚度直接决定波导的垂直模场约束：220 nm 时单模条波导典型宽度约 450～500 nm，模场高度被压缩在 220 nm 内，与光纤的 10 μm 模场严重失配，这正是边缘耦合器需要锥形结构的原因。
埋氧层厚度通常为 2～3 μm。它一方面提供下包层，把光场限制在硅芯区；另一方面，当 BOX 较薄时，光场会向高折射率硅衬底泄漏，形成衬底泄漏损耗。对边缘耦合器而言，锥形尖端区域宽度很小，模式约束弱，对 BOX 厚度更敏感。若平台 BOX 只有 1 μm，尖端区域的模式会明显感受到衬底，导致有效折射率下降、模式扩展，甚至与衬底模式耦合。因此，设计前必须确认 BOX 厚度是否满足尖端区域的约束要求，必要时把尖端放在更宽的过渡段之后，或采用局部衬底去除工艺。
氧化层与衬底限制
除 BOX 外，上包层（通常为 SiO₂）的厚度和折射率也影响耦合。上包层太薄，金属走线或电极会吸收锥形区的倏逝场；上包层折射率偏离 1.444 会使模式尺寸变化，进而改变与光纤的匹配。更隐蔽的约束来自硅衬底：高阻硅衬底可减少射频损耗，但对光场而言，衬底仍是高折射率材料，只要 BOX 不够厚，光就会向下泄漏。边缘耦合器的尖端往往靠近芯片解理面，解理面附近的应力、氧化和污染也会改变局部有效折射率，造成额外的反射和散射。
刻蚀深度：全刻蚀与浅刻蚀
硅光平台通常提供全刻蚀（etch through）和浅刻蚀（shallow etch）两种深度。全刻蚀把硅层刻穿到 BOX，形成强约束条波导；浅刻蚀保留一部分硅，形成脊波导。边缘耦合器的锥形区若采用全刻蚀，模式约束强、弯曲半径小，但尖端宽度受最小线宽限制；若采用浅刻蚀，模式更易扩展、与光纤匹配更好，但剩余硅板会引入平板模式，需要设计过渡区抑制。
刻蚀深度还影响侧壁垂直度和粗糙度。深宽比越大，侧壁越容易倾斜，锥形尖端的实际宽度与版图宽度出现偏差。例如版图设计尖端 80 nm，若侧壁倾角导致底部实际宽度 110 nm，模式尺寸就会偏离预期。因此，设计时应把刻蚀深度、侧壁角与尖端宽度作为一个整体考虑，而不是孤立地设定线宽。
最小线宽与套刻精度
最小线宽决定锥形尖端能做到多细。248 nm DUV 平台典型最小线宽约 180～200 nm，193 nm 浸没式可到 80～100 nm，电子束光刻可到 20 nm 以下但产能低。尖端越细，模式越向包层扩展，与光纤模场匹配越好，但过细会带来两个问题：一是光刻后实际宽度偏大或断裂，二是尖端区域模式约束过弱，向衬底泄漏。因此，尖端宽度通常取平台最小线宽加上工艺余量，例如 193 nm 平台取 100～120 nm，248 nm 平台取 200～250 nm。
套刻精度（overlay）影响多层对准。边缘耦合器若采用双层锥形（如硅与氮化硅混合集成），两层之间的横向偏移会直接改变有效折射率和模式分布。即使单层硅，套刻误差也会影响锥形与后续波导、掺杂区的相对位置。典型套刻精度为 20～50 nm，设计时应把套刻误差作为模式变化的输入，评估耦合效率的敏感度。
把工艺约束翻译成设计变量
综合以上约束，边缘耦合器设计可以按以下顺序推进。先确认平台顶层硅厚度，据此确定单模条波导宽度和锥形起始宽度；再确认 BOX 厚度，判断尖端区域是否存在衬底泄漏风险，若存在则调整锥形长度或采用衬底去除；然后根据最小线宽确定尖端宽度下限，并留出 20～30 nm 工艺余量；最后根据套刻精度评估多层结构的对准敏感度，必要时增加对准标记或采用自对准工艺。
以一个 220 nm 顶层硅、2 μm BOX、193 nm 浸没式光刻平台为例：单模条波导取 500 nm 宽，锥形从 500 nm 线性收窄到 120 nm，锥形长度取 200 μm，尖端后接 3 μm 宽的平板过渡区以抑制衬底泄漏。若套刻精度为 30 nm，双层锥形横向偏移 30 nm 时有效折射率变化约 0.01，对应耦合效率变化约 0.3 dB，属于可接受范围；若偏移达到 80 nm，耦合效率变化超过 1 dB，就需要重新评估结构或增加工艺控制。
工艺约束不是设计的敌人，而是设计的边界条件。把 SOI 参数、氧化层与衬底限制、刻蚀深度、最小线宽和套刻精度逐一映射到锥形宽度、长度、过渡区和多层对准策略上，边缘耦合器才能在真实平台上稳定达到预期耦合效率，而不是停留在仿真中的理想曲线。