2. 硅光波导的物理基础
硅光波导之所以能把光“关”在芯片表面几百纳米厚的芯层里，靠的不是金属反射镜，而是介质界面上的全内反射（Total Internal Reflection, TIR）。理解这一点，是后续所有模式设计、尺寸选择和工艺取舍的起点。
全内反射与光场约束
当光从折射率较高的介质（芯层，n₁）射向折射率较低的介质（包层，n₂）时，若入射角大于临界角 θc = arcsin(n₂/n₁)，界面将不再有透射波，光被完全反射回芯层。SOI 平台中，硅芯层 n₁ ≈ 3.48（1550 nm），二氧化硅包层 n₂ ≈ 1.44，临界角约为 24.5°。只要光在传播方向上与界面法线夹角足够大，就能被反复反射并沿波导传播。
但真实波导不是无限宽，光也不是几何光线。更准确的描述是：光在芯层内形成稳定的模式（mode），其横向场分布由波动方程和边界条件共同决定。全内反射在波动光学中表现为包层中的倏逝场（evanescent field）——光场并不在界面处戛然而止，而是以指数衰减的形式渗入包层。渗入深度约几十到几百纳米，这正是定向耦合器、光栅耦合器和传感结构的工作基础。
有效折射率：把三维问题降为二维
波导中模式的传播常数 β 与真空波数 k₀ 之比，定义为有效折射率：
n_eff = β / k₀ = λ₀ / λ_guide它介于芯层折射率与包层折射率之间：n₂ < n_eff < n₁。n_eff 不是材料常数，而是“结构+波长+模式”共同决定的量。例如，220 nm 厚、500 nm 宽的硅条形波导，在 1550 nm 处 TE 基模的 n_eff 约为 2.4～2.5；若把宽度缩到 400 nm，n_eff 会降到约 2.2～2.3，同时模场更向包层扩展。设计者常通过扫描宽度、厚度、包层材料来调节 n_eff，从而控制相位、色散和耦合长度。
有效折射率还直接决定两个关键工程量：群折射率 n_g = n_eff − λ·dn_eff/dλ，影响调制器与延迟线的速度匹配；以及模式双折射 Δn = n_eff(TE) − n_eff(TM)，影响偏振相关损耗和偏振旋转器设计。
单模条件
硅波导横向尺寸小、折射率差大（Δ ≈ 2.0），是典型的高折射率差波导。高折射率差带来强约束和紧凑弯曲半径（可小至 5～10 μm），但也使高阶模式容易同时存在。单模条件通常用归一化频率 V 判断：
V = (2πa/λ) · sqrt(n₁² − n₂²)对条形波导，V < π/2 附近可近似认为只支持基模。工程上更常用“截止宽度”表述：在 220 nm SOI、SiO₂ 包层、1550 nm 条件下，TE 基模单模截止宽度约 450～500 nm；宽度大于约 600 nm 时，TE 高阶模开始出现。因此 500 nm × 220 nm 成为最经典的硅光单模条波导截面。若需要更低损耗或更好耦合，可改用脊波导（如 500 nm 宽、220 nm 高、70 nm 平板），通过平板厚度调节模式约束与单模性。
SOI 材料平台的光学特性
SOI（Silicon-On-Insulator）由三层构成：顶层硅（器件层）、埋氧层（BOX，SiO₂）和硅衬底。其光学优势来自：
- 高折射率差：Si/SiO₂ 约 3.48/1.44，模场可压缩到亚微米尺度，器件密度高。
- 透明窗口：硅在 1.1～8 μm 范围内吸收较低，通信波段 1310 nm 和 1550 nm 尤为成熟。
- CMOS 兼容：可与微电子工艺共用 193 nm 深紫外光刻、刻蚀和氧化设备，利于量产。
- BOX 隔离：埋氧层阻止光泄漏到衬底，同时降低衬底寄生电容，利于高速调制。
但硅是间接带隙材料，不能有效发光，因此光源通常需外接或采用异质集成；硅的克尔效应和自由载流子色散虽可用于调制，但热光系数大（dn/dT ≈ 1.8×10⁻⁴ K⁻¹），使器件对温度敏感，需热调或温控。
工艺约束如何反过来限制设计
SOI 波导的截面并非任意可画。主流工艺以 220 nm 顶层硅为基准，原因包括：光刻与刻蚀在该厚度下能兼顾单模性和耦合效率；波导侧壁垂直度好；与 Ge 探测器、调制器工艺兼容。典型约束如下：
| 约束项 | 典型值/要求 | 对设计的影响 |
|---|---|---|
| 最小线宽 | 约 100～180 nm | 限制窄波导和亚波长结构 |
| 刻蚀深度 | 全刻蚀或 70～150 nm 浅刻蚀 | 决定条波导/脊波导选择 |
| 侧壁粗糙度 | 约 1～3 nm RMS | 引起散射损耗，窄波导更敏感 |
| BOX 厚度 | 2～3 μm | 抑制衬底泄漏，影响热学与射频 |
| 套刻精度 | 约 ±10～20 nm | 影响耦合器与谐振器一致性 |
这些约束意味着：设计不能只追求理论最优，而要在“单模、低损耗、可制造、可耦合”之间折中。例如，500 nm 宽条波导的侧壁散射损耗约 1～3 dB/cm，而 3 μm 宽脊波导可降到 0.1 dB/cm 量级，但弯曲半径增大、集成度下降。
从物理到设计：一个可复用的判断顺序
面对一个硅光波导设计任务，可以按以下顺序快速收敛：先根据目标波长和材料确定芯层/包层折射率，计算临界角和 V 数；再在单模窗口内选择截面尺寸（如 500 nm × 220 nm），用模式求解器提取 n_eff、模场面积和限制因子；然后评估侧壁粗糙度带来的散射损耗，必要时改用脊波导或加宽波导；最后检查弯曲半径、耦合器尺寸和工艺套刻误差是否在可接受范围。这个顺序把“全内反射—有效折射率—单模条件—SOI 特性—工艺约束”串成一条可执行的设计链，而不是孤立地记忆公式。
掌握这些物理基础后，后续的弯曲波导、定向耦合器、光栅耦合器和调制器设计，都可以看作在“约束光场”和“操控 n_eff”这两个基本动作上的组合与延伸。