3. 硅光平台与工艺约束
模式复用器件的性能上限，往往不是由设计算法决定的，而是由所选平台和工艺能力“锁死”的。同样是设计一个支持 TE₀/TE₁/TE₂ 三模式的复用器，在 SOI 平台和氮化硅平台上，可用的波导截面、允许的弯曲半径、可实现的模式串扰水平完全不同。理解这些约束，是设计从“能仿真”走向“能流片”的关键一步。
一、SOI 平台：高折射率差带来的紧凑与敏感
SOI（绝缘体上硅）平台以硅为芯层、二氧化硅为下包层，芯层折射率约 3.48，包层约 1.44，折射率差接近 2.0。这个高折射率差带来两个直接后果：一是模式被强烈束缚在几百纳米量级的芯层内，弯曲半径可以做到 5～10 μm，器件非常紧凑；二是模式的有效折射率对波导宽度极其敏感，宽度变化 10 nm 就可能引起显著的模式相位漂移。
以常见的 220 nm 顶层硅为例，单模条件通常对应波导宽度约 400～500 nm。若要支持多模式，波导需要加宽到 1～2 μm 甚至更宽。例如设计一个支持 TE₀/TE₁/TE₂ 的直波导，宽度取 1.5 μm、刻蚀深度 220 nm（全刻蚀）时，三个模式都能被约束；但若采用 70 nm 浅刻蚀形成脊形波导，模式约束变弱，TE₂ 可能已经接近截止。因此，模式复用器在 SOI 上通常采用全刻蚀或深脊波导，以保证高阶模式仍有足够约束。
SOI 的短板同样来自高折射率差：侧壁粗糙度引起的散射损耗随折射率差平方增大。若侧壁均方根粗糙度约 2 nm，传播损耗可能达到 2～3 dB/cm；而同样的粗糙度在氮化硅平台上可能只有 0.1～0.3 dB/cm。对模式复用器而言，高阶模式更靠近侧壁，粗糙度对它的影响比基模更严重，这会直接恶化模式相关损耗（MDL）。
二、氮化硅平台：低损耗与弱约束的折中
氮化硅（Si₃N₄）芯层折射率约 2.0，与二氧化硅包层（1.44）的折射率差约 0.56，属于中等折射率差平台。它的核心优势是低损耗：在 1550 nm 波段，工艺良好的氮化硅波导传播损耗可低至 0.1 dB/cm 量级，非常适合对损耗敏感的模式复用与模式转换级联结构。
代价是模式约束变弱，弯曲半径通常需要 50～100 μm 以上，器件尺寸显著增大。同时，氮化硅芯层厚度常见为 400～800 nm，若要做多模式波导，宽度往往需要 2～3 μm。此时高阶模式的约束仍然偏弱，容易与衬底或包层模式耦合。因此氮化硅平台更适合模式数较少（如 2～4 个模式）、对损耗和热稳定性要求高的场景，而不适合追求极致集成密度的多模式链路。
三、工艺层厚与刻蚀深度：决定模式数量的“硬边界”
芯层厚度直接决定波导能支持多少模式。以 SOI 220 nm 为例，全刻蚀条形波导在宽度 1.5 μm 时，TE₀、TE₁、TE₂ 均可传输；若厚度降到 150 nm，TE₂ 可能截止，模式数减少。因此，设计模式复用器前必须先确认平台提供的芯层厚度，再反推可用的最大模式数。
刻蚀深度同样关键。全刻蚀（刻穿芯层）约束最强，但侧壁粗糙度影响最大；浅刻蚀（如 70 nm）形成脊形波导，约束减弱但损耗更低。对于模式复用器中的定向耦合器或绝热耦合器，浅刻蚀可以降低相位误差敏感度，但需要更长的耦合区。一个实用的折中是：模式转换区采用全刻蚀保证模式纯度，模式复用区采用浅刻蚀降低损耗，两者之间用锥形波导过渡。
四、侧壁粗糙度与最小特征尺寸：损耗与串扰的隐形推手
侧壁粗糙度主要来自光刻和刻蚀工艺。在 SOI 中，粗糙度引起的散射损耗与折射率差的平方成正比，因此同样 2 nm 粗糙度，SOI 的损耗可能是氮化硅的 10 倍以上。对模式复用器而言，高阶模式场分布更靠近侧壁，粗糙度会同时增加传播损耗和模式间串扰。设计时可通过以下方式缓解：适当加宽波导使模式远离侧壁；采用多层刻蚀或氧化平滑工艺；在版图允许时增加波导间距。
最小特征尺寸（MFS）由光刻节点决定。DUV 典型 MFS 约 100～200 nm，电子束光刻可到 20 nm 以下但效率低。MFS 限制了最小波导宽度、最小间隙和最小弯曲半径。例如，若 MFS=100 nm，定向耦合器的间隙不能小于 100 nm，这会限制耦合系数上限，进而影响模式复用器的尺寸和带宽。设计时必须把 MFS 作为硬约束写入参数扫描范围，而不是事后检查。
五、平台选择与设计折中：一张可执行的判断表
面对具体设计任务，可按以下顺序做平台与参数决策：先确定目标模式数和损耗预算，再选择平台；然后根据平台芯层厚度确定波导宽度范围；最后根据 MFS 和粗糙度确定耦合区长度与间隙。下表给出一个示例性判断参考（参数为合理假设，非实测值）：
| 设计目标 | 推荐平台 | 芯层厚度 | 刻蚀方式 | 典型弯曲半径 | 主要风险 |
|---|---|---|---|---|---|
| 2～3 模式，低损耗 | 氮化硅 | 600 nm | 全刻蚀 | 50～80 μm | 高阶模式泄漏 |
| 4～6 模式，高密度 | SOI | 220 nm | 全刻蚀+浅刻蚀 | 5～10 μm | 侧壁粗糙度、MDL |
| 2 模式，超低损耗 | 氮化硅 | 400 nm | 浅刻蚀 | 80～120 μm | 耦合长度过长 |
| 3 模式，紧凑型 | SOI | 220 nm | 全刻蚀 | 5～8 μm | 相位误差敏感 |
总结来看，SOI 平台适合高密度、多模式集成，但必须正视侧壁粗糙度和宽度敏感带来的损耗与串扰；氮化硅平台适合低损耗、少模式数场景，但尺寸大、高阶模式约束弱。工艺层厚决定模式数量上限，刻蚀深度影响约束与损耗的平衡，侧壁粗糙度主导散射损耗，最小特征尺寸限制耦合区与弯曲半径。设计模式复用器时，应把这些约束作为输入条件，而不是事后修正项，才能得到可流片、可复现的版图。