4. 波导尺寸容差对无源器件性能的影响

硅光无源器件的性能,本质上由波导的横截面几何决定。工艺线上标称的“500 nm × 220 nm 条形波导”只是一个设计目标,实际流片后,宽度、高度、侧壁角都会落在一定分布范围内。理解这些偏差如何传导到单模条件、弯曲损耗和 MMI 耦合比,是制定工艺容差窗口和测试校准策略的前提。

一、宽度与高度偏差:从几何到有效折射率

对 220 nm 厚、500 nm 宽的 SOI 条形波导,1550 nm 波长下基模 TE₀ 的有效折射率 n_eff 约为 2.44。宽度每变化 1 nm,n_eff 大约变化 1.2×10⁻³;高度每变化 1 nm,n_eff 变化约 1.5×10⁻³。这个量级看似很小,但在毫米级传播长度上会累积成可观的相位误差。

相位误差的估算关系为 Δφ = (2π/λ)·Δn_eff·L。以 L = 1 mm、Δn_eff = 1.2×10⁻³ 为例,Δφ ≈ 4.9 rad,相当于约 0.78 个 2π。这意味着仅 1 nm 的宽度偏差,就能让一个 1 mm 长的相位臂偏离设计相位近 280°。对于马赫-曾德尔干涉仪、定向耦合器、微环等依赖相位关系的器件,这是必须正视的误差源。

单模条件同样受尺寸约束。条形波导的单模截止与宽度、高度直接相关:宽度过小会使基模向衬底泄漏,限制变弱;宽度过大则高阶模 TE₁ 可能被支持。对 220 nm 高度,TE₁ 的截止宽度约在 600~650 nm 附近,因此 500 nm 设计值留有一定余量,但若工艺宽度偏大 100 nm 以上,高阶模激发风险显著上升。高度偏差则主要改变模式限制因子,影响与光纤的模场匹配和耦合损耗。

二、侧壁角偏差:几何非理想带来的模式畸变

实际刻蚀得到的波导侧壁并非垂直,而是带有一定倾角。以侧壁角 θ 表示侧壁与水平面的夹角,理想垂直侧壁 θ = 90°。干法刻蚀中常见的侧壁角在 85°~88° 之间,若刻蚀条件不佳可能低至 80°。

侧壁角偏差会改变波导的有效宽度和模式分布。当 θ 从 90° 降到 85° 时,220 nm 高度波导的顶部宽度与底部宽度差约 2×220×tan(5°) ≈ 38 nm。这种梯形截面使模式重心下移,n_eff 下降,同时增加侧壁散射损耗。对弯曲波导而言,侧壁粗糙度与侧壁角耦合,会进一步抬高弯曲损耗。

三、弯曲损耗对尺寸偏差的敏感性

弯曲损耗由辐射损耗和模式失配共同决定。弯曲半径 R 越小,模式向外侧泄漏越严重。对 500 nm × 220 nm 波导,TE₀ 模在 R = 5 μm 时的弯曲损耗约 0.01~0.05 dB/90°,R = 3 μm 时可能升至 0.1~0.5 dB/90°,R = 2 μm 时甚至超过 1 dB/90°。

尺寸偏差会改变这个阈值。宽度偏小使模式限制变弱,等效弯曲半径增大,弯曲损耗上升;宽度偏大则限制增强,弯曲损耗下降,但可能接近多模条件。高度偏差的影响类似:高度偏小使模式更易泄漏,弯曲损耗增加。因此,弯曲损耗对尺寸容差的要求往往比直波导更严格,设计时需要在弯曲半径和工艺窗口之间折中。

四、MMI 耦合器:宽度偏差直接改变耦合比

多模干涉耦合器的成像位置由多模区的拍长决定。对 1×2 MMI,若多模区宽度为 W_MMI,基模与一阶模的传播常数差为 Δβ,拍长 L_π = π/Δβ。成像长度约为 3L_π/8 或 3L_π,具体取决于结构。宽度偏差 ΔW 会改变 Δβ,进而使成像位置偏移。

以典型 1×2 MMI 为例,多模区宽度 3 μm、长度约 10 μm 时,宽度偏差 10 nm 可能导致耦合比从 50:50 漂移到约 45:55 甚至更差。若偏差达到 20~30 nm,附加损耗和耦合比误差会同时恶化。高度偏差通过改变模式阶数和 Δβ 也产生类似效果,但敏感度通常略低于宽度。

带宽退化是另一个后果。MMI 的带宽由成像条件对波长的敏感性决定。尺寸偏差使实际工作点偏离设计点,等效于在波长轴上平移了响应曲线,导致在目标波段内耦合比波动增大、插入损耗上升。对粗波分复用或宽带分光应用,这意味着可用带宽收窄。

波导尺寸偏差 → 性能退化传导链 工艺偏差源 宽度偏差 ΔW 典型 ±5~15 nm 高度偏差 ΔH 典型 ±3~10 nm 侧壁角偏差 Δθ 典型 85°~88° 侧壁粗糙度 σ ≈ 2~5 nm 中间物理量 n_eff 变化 Δn ≈ 1.2×10⁻³/nm 模式限制因子 Γ 影响模场匹配 Δβ 拍长变化 MMI 成像偏移 弯曲等效半径 辐射损耗变化 器件性能退化 相位误差 Δφ = (2π/λ)·Δn·L 1 nm 偏差 → 1 mm 臂约 280° 单模条件退化 TE₁ 截止宽度约 600~650 nm 弯曲损耗上升 R=3 μm 时 0.1~0.5 dB/90° MMI 耦合比漂移 + 带宽退化 10 nm 偏差 → 50:50 漂至 45:55 容差窗口建议:宽度 ±10 nm、高度 ±5 nm、侧壁角 ≥ 87°,可满足多数无源器件性能要求

五、容差窗口与测试校准的衔接

综合上述分析,对 220 nm SOI 平台上的典型无源器件,宽度容差建议控制在 ±10 nm 以内,高度容差 ±5 nm 以内,侧壁角不低于 87°。这个窗口并非绝对,需根据器件类型调整:MMI 和定向耦合器对宽度最敏感,弯曲结构对宽度和高度都敏感,而长直波导对侧壁角更敏感。

测试校准环节需要把尺寸偏差的效应分离出来。常用做法是在同一芯片上放置不同宽度和长度的直波导测试结构,通过测量插入损耗和群折射率反推 n_eff 偏差;用不同弯曲半径的螺旋波导提取弯曲损耗曲线;用 MMI 测试结构直接测量耦合比随波长的变化。将这些数据与设计值对比,可以判断工艺偏差落在哪个区间,并据此调整设计补偿量或修正工艺条件。

实用判断依据:若 1 mm 长相位臂的相位误差超过 0.1π,或 MMI 耦合比偏离 50:50 超过 3%,或 R = 3 μm 弯曲损耗超过 0.3 dB/90°,通常说明当前工艺的尺寸控制已接近或超出容差边界,需要优先排查宽度和侧壁角。

尺寸容差不是孤立指标,它与器件设计、工艺条件、测试方法构成闭环。理解宽度、高度、侧壁角各自的影响路径和敏感度,才能在设计与工艺之间做出合理折中,并为后续的测试校准提供明确的观察量和判断阈值。