2. 硅光平台与材料体系

光栅耦合器不是孤立器件，它直接“长”在硅光平台的层叠材料上。设计之前必须先把平台讲清楚：光在什么材料里传播、被什么结构约束、哪些层可以刻蚀、哪些层只能保留。SOI（Silicon-On-Insulator，绝缘体上硅）晶圆是当前硅光最主流的衬底，其结构决定了光栅耦合器能做什么、不能做什么。

一、SOI晶圆的三层基本结构

标准SOI晶圆自下而上由三部分组成：

• 硅衬底（Si substrate）：厚度约数百微米，机械支撑用，本身不参与导光，但会带来衬底泄漏与反射问题。
• 埋氧层（BOX，Buried Oxide）：通常为SiO₂，厚度常见 1 μm、2 μm、3 μm。它把顶层硅与衬底隔开，是光场下包层。
• 顶层硅（Top Si）：即器件层，厚度常见 220 nm（也有 250 nm、300 nm、340 nm 等）。波导、光栅齿、锥形结构都在这一层里刻蚀形成。

顶层硅厚度是光栅耦合器设计的“硬约束”。以 220 nm 为例，单模条形波导的典型截面为宽 500 nm、高 220 nm，对 1550 nm 波长的有效折射率约 2.4～2.5。光栅的齿高、刻蚀深度、周期都必须在这个厚度内实现，不能随意加厚。

二、硅与二氧化硅的折射率关系

硅光之所以能把光“关”在很小的波导里，靠的是高折射率差。在 1550 nm 附近：

折射率差 Δn ≈ 2.04，使 220 nm×500 nm 波导对光的约束非常强，弯曲半径可小到几微米。但对光栅耦合器而言，这个高折射率差同时意味着：光在硅与空气界面处的反射很强，光栅周期必须做得很短（约 0.6～0.7 μm 量级），且对周期、占空比、刻蚀深度的误差极其敏感。周期偏差 10 nm，耦合峰就可能偏移十几纳米波长。

三、波导几何与光栅的耦合关系

光栅耦合器本质是一段被周期性扰动的波导。扰动来自沿传播方向交替出现的“硅齿—空隙”。当扰动周期 Λ 满足相位匹配条件时，波导中的导模会向自由空间辐射：

β - k₀·n_clad·sinθ = m·(2π/Λ)

β = 2π·n_eff / λ₀
k₀ = 2π / λ₀

其中 n_eff 是光栅区有效折射率，n_clad 是上方介质折射率，θ 是辐射角，m 为衍射级次。对垂直耦合（θ=0）的典型设计，取 m=1，可估算 Λ ≈ λ₀ / n_eff。若 n_eff ≈ 2.8、λ₀ = 1550 nm，则 Λ ≈ 554 nm。实际设计还要考虑占空比、刻蚀深度和上包层，通常用仿真扫描确定。

波导几何对光栅的约束体现在三处：

• 宽度：光栅区波导宽度决定横向模场，影响与光纤模场的重叠。常见做法是把光栅区做成锥形，从 500 nm 渐变到 10～12 μm，使模场与单模光纤（模场直径约 10.4 μm）匹配。
• 刻蚀深度：全刻蚀（贯穿 220 nm）与浅刻蚀（如 70 nm）耦合强度不同。浅刻蚀扰动弱、带宽宽但效率偏低；深刻蚀扰动强、效率高但带宽窄。
• 齿数与长度：齿数越多，耦合越强，但过强会导致背向反射和二次耦合。典型齿数 15～25，对应长度 10～15 μm。

四、工艺层定义与设计约束

硅光平台通常用一组工艺层（layer）来定义“哪里能画什么”。以常见流片平台为例：

这些层定义直接约束设计：光栅区不能放金属，开窗区不能有厚氧化层，浅刻蚀与全刻蚀的边界必须对齐。若平台只提供 220 nm 全刻蚀，就无法做浅光栅；若上包层是厚 SiO₂ 且不允许开窗，则光栅上方介质为 SiO₂，周期需按 n_clad=1.44 重新计算，而不是按空气的 1.0。

五、从平台约束到设计决策

把上述约束串起来，可以得到一条清晰的设计判断链：先确认顶层硅厚度与可用的刻蚀层，再确定上包层介质，据此计算周期与占空比，最后用锥形匹配模场。下面这张图把 SOI 层叠、折射率、波导几何与光栅参数之间的关系集中呈现，便于对照理解。

回到工程实践，最稳妥的做法是：拿到平台 PDK 后，先读工艺层定义文档，确认顶层硅厚度、可用刻蚀深度、上包层状态和开窗规则；再用 FDTD 或 RCWA 扫描周期、占空比、刻蚀深度和锥形长度，观察耦合效率与 1 dB 带宽；最后把设计规则检查（DRC）跑一遍，确保光栅区没有金属、开窗区与光栅对齐。平台约束不是限制，而是设计的起点——只有把层叠和折射率关系吃透，光栅耦合器的周期、齿形和锥形才有依据，流片结果才不会偏离预期。