3. 工艺设计规则(DRC)入门

3.1 DRC的定义

工艺设计规则（Design Rule Check，DRC）是一组由晶圆厂（FAB）定义的几何约束条件，用于确保芯片版图（Layout）在特定工艺平台上能够被正确、可靠地制造出来。DRC 是连接电路设计与物理制造之间的桥梁，它规定了版图中各层图形的最小宽度、最小间距、最小包围、最小面积等参数。

在硅光工艺中，DRC 不仅包含传统 CMOS 工艺的规则，还增加了针对光电子器件的特殊约束，例如：

• 波导层规则：单模波导的宽度与厚度容差。
• 刻蚀深度规则：部分刻蚀与全刻蚀的台阶高度要求。
• 掺杂区规则：调制器或探测器的掺杂浓度与几何边界。
• 边缘耦合区规则：端面耦合器的光栅齿形与倾角限制。

3.2 DRC的重要性

DRC 在硅光芯片设计流程中占据关键地位，其重要性体现在以下三个层面：

3.3 常见DRC违例类型

根据硅光工艺的特点，DRC 违例可分为通用几何违例和光子专用违例两大类。以下列出最常见的 8 种类型：

1. 最小宽度违例（Width Violation）
   波导、金属线或通孔的宽度小于工艺允许的最小值。例如：220nm 顶层硅波导宽度低于 400nm 将导致单模条件破坏。
2. 最小间距违例（Space Violation）
   同层或不同层图形之间的间距小于最小要求。例如：两个波导间距过近会导致模式串扰。
3. 最小面积违例（Area Violation）
   某些层（如掺杂区、金属焊盘）的图形面积小于规定值，影响接触电阻或键合强度。
4. 最小包围违例（Enclosure Violation）
   通孔（Via）或接触孔（Contact）被上层或下层金属包围的余量不足。
5. 密度违例（Density Violation）
   某层图形的密度超出工艺允许范围（过高或过低），导致 CMP 平坦化不均匀。
6. 刻蚀深度违例（Etch Depth Violation）
   硅光特有：部分刻蚀区域的刻蚀深度偏差超出容差，影响光栅耦合效率。
7. 光栅齿形违例（Grating Geometry Violation）
   边缘耦合器的齿宽、齿距或占空比超出设计规则，导致耦合效率下降。
8. 掺杂边界违例（Doping Boundary Violation）
   不同掺杂区（P+/N+）之间的过渡区距离不足，造成漏电或 PN 结击穿。

3.4 DRC违例示例：波导最小间距

下图展示了一个典型的硅光 DRC 违例场景——两个条形波导之间的间距小于工艺规定的最小值，导致光模式耦合串扰：

3.5 DRC检查流程

在 EDA 工具中，DRC 检查通常按以下步骤执行：

1. 规则文件加载：读取 PDK 提供的 DRC 规则文件（如 Calibre .svrf、Assura .rul）。
2. 版图数据预处理：将 GDSII/OASIS 版图数据分层、分块，建立空间索引。
3. 几何运算：对每层图形执行宽度、间距、面积、包围等布尔运算。
4. 违例标记：将违反规则的图形区域标记为高亮，并生成 DRC 报告。
5. 结果查看与修复：设计者根据报告在版图编辑器中定位并修改违例。

3.6 硅光DRC规则示例表

以下是一个典型的硅光工艺 DRC 规则片段（以 220nm SOI 平台为例）：