1. 课程导论
1.1 晶圆制造中的缺陷类型概述
在集成电路制造过程中，晶圆表面会不可避免地引入多种缺陷。根据缺陷的来源与形态，可将其分为以下几大类：
| 缺陷类别 | 典型来源 | 常见形态 | 对器件影响 |
|---|---|---|---|
| 颗粒缺陷 | 环境微粒、工艺腔室剥落、化学品残留 | 球形或不规则颗粒，尺寸 0.1–10 μm | 短路、栅极击穿 |
| 划痕缺陷 | 机械搬运、CMP 抛光、晶圆传输摩擦 | 线状沟槽，宽度 0.5–5 μm，长度可达 mm 级 | 漏电、金属残留桥接 |
| 晶体缺陷 | 外延生长位错、离子注入损伤 | 位错线、层错、堆垛层错 | 结漏电、载流子寿命降低 |
| 图形缺陷 | 光刻对准偏差、显影不足、刻蚀残留 | 桥接、断线、线宽异常 | 功能失效、良率损失 |
| 膜层缺陷 | CVD/PVD 沉积不均匀、针孔、起泡 | 针孔、剥落、厚度不均 | 绝缘失效、应力开裂 |
关键数据： 在 28nm 及以下工艺节点中，划痕缺陷占晶圆总缺陷数量的 15%–25%，是导致晶圆报废的前三大原因之一。
1.2 划痕缺陷对良率的影响
划痕缺陷对晶圆良率的破坏机制主要体现在以下三个方面：
- 电学性能退化： 划痕穿透金属互连层或栅氧化层，导致漏电流增大、击穿电压下降。实验表明，一条深度超过 100 nm 的划痕可使栅氧化层漏电增加 3–5 个数量级。
- 金属残留与桥接： 划痕沟槽在后续金属沉积过程中容易残留金属，形成相邻导线之间的桥接短路，直接导致芯片功能失效。
- 应力集中与裂纹扩展： 划痕底部存在微裂纹，在后续热处理或机械应力下扩展，导致晶圆碎裂或芯片分层。
良率损失量化： 根据行业统计，每平方厘米晶圆面积上每增加 1 条划痕缺陷，良率平均下降 0.3%–0.8%。对于 300 mm 晶圆，这意味着单批次损失可达数十万美元。
下图展示了划痕缺陷从产生到最终影响芯片良率的完整路径：
1.3 SEM 在缺陷检测中的核心作用
扫描电子显微镜（SEM）凭借其高分辨率、大景深和灵活的成像模式，已成为晶圆划痕缺陷检测的黄金标准工具。其核心优势体现在：
- 纳米级分辨率： 现代 CD-SEM 分辨率可达 0.5 nm，能够清晰分辨亚微米级划痕的宽度、深度和边缘形貌。
- 多种成像模式： 二次电子（SE）模式突出表面形貌，背散射电子（BSE）模式提供成分衬度，便于区分划痕与颗粒。
- 自动化检测能力： 结合自动缺陷分类（ADC）算法，SEM 可在 1 小时内完成 300 mm 晶圆的全面扫描与缺陷分类。
- 与 EDS 联用： 能谱分析（EDS）可同时获取划痕区域的元素成分信息，辅助判断缺陷来源。
行业实践： 在先进逻辑芯片产线中，SEM 缺陷检测通常设置在 CMP 后、光刻前以及金属沉积后等关键工艺步骤，用于实时监控划痕缺陷的引入情况。
下图展示了 SEM 在晶圆缺陷检测流程中的系统架构与数据流：
1.4 本课程的技术路线
本课程将围绕“SEM 图像获取 → 图像预处理 → 划痕特征提取 → 深度学习识别 → 良率关联分析”这一完整技术链条展开，帮助学员掌握从理论到工程落地的全流程技能。课程核心模块包括：
- SEM 成像原理与图像特性分析 —— 理解二次电子与背散射电子的成像差异，掌握 SEM 图像噪声与伪影特征。
- 划痕缺陷的形态学特征建模 —— 基于划痕的线状、方向性、深度梯度等特征构建识别特征空间。
- 传统图像处理与深度学习融合方法 —— 结合 Canny 边缘检测、形态学滤波与卷积神经网络（CNN）实现高精度识别。
- 模型训练、评估与产线部署 —— 使用真实晶圆 SEM 数据集进行模型训练，并讨论在产线环境中的推理速度与稳定性要求。
课程目标： 通过本课程的学习，学员将能够独立搭建一套基于 SEM 图像的晶圆划痕缺陷自动识别系统，识别准确率 ≥ 95%，单张图像处理时间 ≤ 50 ms。