2. 微互连结构基础
微互连是芯片与封装、封装与电路板之间实现电气导通、信号传输与机械支撑的物理载体。理解电迁移与服役可靠性，首先必须建立对各类互连形式“几何—材料—工艺”三位一体的认识：几何决定电流密度与应力集中位置，材料决定扩散机制与界面反应速率，工艺决定初始微观组织与残余应力状态。本节围绕焊点、铜柱、键合线、TSV、RDL五类典型互连，梳理其结构特征与关键参数。
一、焊点：从球到凸点的几何演化
焊点是最传统的互连形式，典型几何为球栅阵列（BGA）焊球与芯片凸点（solder bump）。BGA焊球直径通常在0.3～0.76 mm，节距0.5～1.27 mm；芯片凸点直径可小至20～100 μm，节距40～200 μm。焊点材料以Sn-Ag-Cu（SAC305，Sn96.5/Ag3.0/Cu0.5）无铅合金为主，熔点约217 ℃，替代了传统Sn-Pb共晶（183 ℃）。
焊点的关键几何参数包括：焊球直径D、焊盘开口直径d、塌落高度h、润湿角θ。电流密度在焊点颈部收缩处最高，是电迁移失效的优先萌生位置。以直径50 μm、承载0.5 A电流的凸点为例，颈部有效截面积约1.2×10⁻⁹ m²，电流密度可达4×10⁸ A/m²量级，已接近甚至超过Sn基焊料电迁移阈值（约10⁴ A/cm²即10⁸ A/m²）。
工艺上，焊点通过回流焊形成，峰值温度高于液相线20～30 ℃，回流时间60～90 s。界面处形成Cu₆Sn₅与Cu₃Sn金属间化合物（IMC），厚度通常1～5 μm。IMC过厚会脆化界面，过薄则润湿不足，因此IMC厚度是焊点可靠性的重要工艺指标。
二、铜柱凸点：细间距下的结构升级
当节距缩小到40 μm以下，焊料球塌落难以控制，铜柱（Cu pillar）凸点成为主流。其结构自下而上为：芯片焊盘—Ti/Cu种子层—电镀铜柱（高20～50 μm，直径10～30 μm）—Ni阻挡层（1～3 μm）—SnAg焊帽（5～15 μm）。铜柱提供刚性支撑，焊帽负责冶金连接。
铜柱的核心优势在于：几何高度由电镀铜而非焊料塌落决定，节距可做到20～40 μm；铜的电阻率（1.7 μΩ·cm）远低于焊料（约12 μΩ·cm），电流分布更均匀。但铜柱与焊料界面、铜柱与芯片钝化层界面是应力集中区，电迁移与热迁移常在此处引发Kirkendall空洞。工艺上，电镀铜的电流密度、添加剂浓度与搅拌速率直接影响柱内晶粒形貌，细晶铜柱抗电迁移能力通常优于粗晶。
三、键合线：引线键合的几何与材料
键合线（bonding wire）用于芯片焊盘与封装引脚之间的互连，典型直径15～50 μm。材料以金线（Au）、铜线（Cu）、银线（Ag）及镀钯铜线（Cu/Pd）为主。金线抗氧化、工艺窗口宽，但成本高且与铝焊盘易形成Au-Al IMC（紫斑）；铜线成本低、导电导热好，但硬度高、易氧化，需氮气保护；镀钯铜线兼顾抗氧化与可靠性。
键合线几何包括：弧高（loop height，通常100～300 μm）、跨距（span）、焊球直径（ball bond，约为线径2～3倍）、楔焊点（stitch bond）。电流密度在焊球颈部与线弧拐点最高。键合线失效模式包括颈部断裂、IMC脆化、线弧塌陷与疲劳断裂。工艺参数如超声功率、键合压力、温度与时间共同决定焊球变形量与IMC厚度。
四、TSV：穿透硅通孔的三维互连
TSV（Through-Silicon Via）是三维集成中穿透硅衬底实现上下层芯片垂直互连的关键结构。典型几何：直径5～20 μm，深度30～150 μm，深宽比5～15。结构自外向内为：硅通孔—绝缘层（SiO₂，0.5～1 μm）—阻挡层（Ta/TaN，10～30 nm）—种子层（Cu，50～100 nm）—电镀铜填充。
TSV的工艺难点在于高深宽比下的无空洞电镀填充，以及铜与硅热膨胀系数失配（Cu约17 ppm/℃，Si约2.6 ppm/℃）引起的热应力。铜在高温下膨胀受硅约束，产生轴向压应力与径向拉应力，导致“铜挤出”与周围硅的应力集中。TSV周围通常设置禁布区（keep-out zone），典型半径3～10 μm，防止应力影响晶体管性能。
五、RDL：重分布层的几何与工艺
RDL（Redistribution Layer）是在芯片表面或封装基板上制作的金属布线层，用于将芯片周边焊盘重新分布到面阵凸点位置。典型结构：钝化层（聚酰亚胺或PBO，5～10 μm）—Ti/Cu种子层—电镀铜线（厚3～10 μm，线宽/间距2～10 μm）—Ni/Au或Ni/Pd/Au表面处理。
RDL的关键参数是线宽/间距（L/S）与铜厚。细线路下，电流密度在拐角与过孔处集中，电迁移风险上升。聚酰亚胺固化温度（200～350 ℃）与铜热膨胀失配会在RDL中引入残余应力，导致线路开裂或分层。工艺上，光刻分辨率、电镀均匀性与退火条件共同决定RDL的可靠性。
六、几何—材料—工艺的耦合关系
五类互连并非孤立存在，而是按“芯片—封装—板级”层级组合使用。例如，2.5D封装中，芯片通过微凸点与硅中介层连接，中介层内以TSV实现垂直导通，表面以RDL完成横向重分布，再通过BGA焊球与基板连接。此时，电流从芯片→微凸点→RDL→TSV→RDL→BGA焊球逐级传递，每一级的电流密度与温度分布不同，电迁移风险最高的位置往往在截面最小、温度最高的节点。
从材料角度看，Cu、SnAg、Au、Al等金属的扩散激活能不同：Cu的自扩散激活能约2.0 eV，Sn约1.1 eV，因此Sn基焊料在相同温度下扩散更快，电迁移阈值更低。从工艺角度看，电镀铜的晶粒尺寸、IMC厚度、残余应力状态均会改变原子扩散路径与临界电流密度。因此，理解互连可靠性，必须将几何、材料、工艺三者放在同一框架下分析，而非孤立看待某一参数。