2. 接触电阻基础
在半导体器件与互连体系中，接触电阻（Contact Resistance, Rc）是衡量金属与半导体界面电学质量的核心参数。它直接决定了器件的开关速度、功耗以及信号完整性。理解接触电阻的定义、影响因素及其对器件性能的作用机制，是掌握金属化工艺的前提。
2.1 接触电阻的定义
接触电阻定义为金属与半导体接触界面上的电压降（ΔV）与流过该界面的电流（I）之比，即：
Rc = ΔV / I (单位：Ω)在实际工程中，更常用的参数是比接触电阻率（Specific Contact Resistivity, ρc），单位为 Ω·cm²。它排除了接触面积的影响，反映了界面本身的导电能力：
ρc = Rc × A (单位：Ω·cm²)其中 A 为接触面积。对于理想的欧姆接触，ρc 应尽可能小（通常要求 < 1×10⁻⁶ Ω·cm²），以确保电流在界面处不会产生显著的电压降。
2.2 接触电阻的影响因素
接触电阻的大小由多个物理和几何因素共同决定。下表总结了三个主要影响因素及其作用机制：
| 影响因素 | 物理机制 | 对 Rc 的影响趋势 | 工艺控制手段 |
|---|---|---|---|
| 掺杂浓度 (ND / NA) | 决定半导体表面耗尽层宽度和隧穿概率 | 浓度 ↑ → 势垒宽度 ↓ → Rc ↓↓ | 离子注入 + 快速热退火 (RTA) |
| 接触面积 (A) | 决定电流通路的横截面积 | 面积 ↑ → Rc ↓ (反比关系) | 光刻精度、接触孔刻蚀工艺 |
| 势垒高度 (ΦB) | 金属与半导体功函数差形成的肖特基势垒 | 势垒 ↑ → 热电子发射困难 → Rc ↑↑ | 选择合适金属、界面偶极层调控 |
2.2.1 掺杂浓度
掺杂浓度是影响接触电阻最显著的因素。当半导体表面掺杂浓度极高（> 1×10¹⁹ cm⁻³）时，耗尽层宽度变得极薄（< 10 nm），载流子可以通过场发射（隧穿）机制直接穿过势垒，形成低阻欧姆接触。反之，低掺杂浓度会导致势垒宽度增大，载流子只能通过热电子发射越过势垒，接触电阻呈指数级上升。
2.2.2 接触面积
根据公式 Rc = ρc / A，接触电阻与接触面积成反比。在先进工艺节点中，接触孔（Contact / Via）的尺寸从微米级缩小到纳米级，导致单个接触孔的电阻急剧增加。例如，当接触孔直径从 0.25 μm 缩小到 7 nm 时，面积缩小约 1200 倍，即使 ρc 保持不变，Rc 也会增加三个数量级以上。
2.2.3 势垒高度
金属与半导体接触时，由于功函数差异，会在界面处形成肖特基势垒。势垒高度 ΦB 由金属功函数 ΦM 和半导体电子亲和能 χ 决定：
对于 n 型半导体：ΦB = ΦM - χ
对于 p 型半导体：ΦB = Eg - (ΦM - χ)为了形成欧姆接触，需要选择功函数与半导体费米能级匹配的金属，或者通过高掺杂使势垒宽度变薄，使隧穿电流成为主导输运机制。
2.3 接触电阻对器件性能的影响
接触电阻在集成电路中无处不在——从晶体管源/漏区到金属互连线的每一层通孔。其影响贯穿整个器件和电路性能：
- 驱动电流下降：接触电阻与沟道电阻串联，形成分压效应。Rc 越大，实际加在沟道上的电压越小，导致晶体管饱和驱动电流 (IDsat) 降低。
- 功耗增加：接触电阻上的焦耳热 (P = I²Rc) 会转化为热量，增加芯片功耗，并可能引发局部热斑，加速电迁移失效。
- RC 延迟恶化：在互连系统中，接触电阻与寄生电容共同构成 RC 时间常数，增大信号传输延迟，限制电路工作频率。
- 噪声容限降低：接触电阻引入的额外压降会减小逻辑摆幅，降低数字电路的噪声容限，增加误触发风险。
2.4 接触电阻的测试与表征
精确测量接触电阻是工艺监控和质量控制的关键。常用的测试结构包括：
- TLM (传输线模型)：通过测量一系列不同间距的接触电阻，提取比接触电阻率 ρc 和传输长度 LT。
- Kelvin 四端测试结构：将电流路径与电压测量路径分离，消除引线和体电阻的影响，实现高精度 Rc 测量。
- C-V 法：通过电容-电压特性提取势垒高度和掺杂浓度，间接评估接触质量。