1. SiC材料概述与产业背景

碳化硅（SiC）并不是一种“新型”材料，它早在1893年就由Acheson在电炉冶炼中偶然发现，但真正作为半导体材料进入产业视野，是近二十年随着大尺寸单晶生长与晶圆加工技术突破才实现的。理解SiC，首先要理解它的晶体结构：SiC由硅原子和碳原子以1:1比例构成，每个硅原子与四个碳原子形成sp³杂化共价键，每个碳原子同样被四个硅原子包围，构成典型的四面体配位。这种强共价键（键能约4.6 eV）正是SiC高硬度、高熔点（约2830 ℃）、化学惰性以及宽禁带的根源。

SiC最显著的特征是多型体（polytype）现象。由于Si-C双原子层沿密排方向（c轴）堆垛顺序不同，同一种化学组成可以形成上百种晶体结构，其中最具产业价值的是4H-SiC和6H-SiC。命名中的数字表示一个完整堆垛周期包含的Si-C双层数，H表示六方晶系。4H-SiC的堆垛顺序为ABAC循环，其禁带宽度约3.26 eV，电子迁移率各向异性较小，是功率器件和射频器件的主流衬底；6H-SiC禁带约3.02 eV，早期用于LED和部分射频应用，如今在功率领域已基本让位于4H-SiC。3C-SiC为立方闪锌矿结构，禁带约2.36 eV，可在硅衬底上异质外延，但缺乏高质量体单晶，主要用于研究和小尺寸器件。

从材料参数看，4H-SiC相对硅的优势是全方位的：临界击穿电场约2.2 MV/cm，是硅的约10倍；热导率约4.9 W/(cm·K)，是硅的3倍以上；饱和电子漂移速度约2×10⁷ cm/s，约为硅的2倍。这些参数共同决定了SiC功率器件可以在更高电压、更高频率和更高温度下工作，同时单位面积导通电阻显著降低。以1200 V等级器件为例，SiC MOSFET的漂移区厚度可比硅IGBT薄一个数量级，导通损耗和开关损耗都大幅下降。

产业对SiC晶圆的需求，本质上由器件类型决定。功率器件（如SiC MOSFET、SiC SBD）要求衬底具有低电阻率（通常0.015～0.025 Ω·cm）、低缺陷密度（微管密度趋近于零、基面位错密度控制在10³ cm⁻²量级）以及良好的厚度均匀性，因为衬底电阻会直接叠加到器件导通电阻上。射频器件（如GaN-on-SiC HEMT）则更看重衬底的高热导率和高电阻率，半绝缘4H-SiC衬底电阻率需大于10⁷ Ω·cm，以降低射频损耗并保证器件隔离。两类需求对晶体生长提出了不同挑战：功率级衬底追求低缺陷和高掺杂均匀性，射频级衬底则追求高纯度和深能级补偿控制。

从产业链看，SiC晶圆制造的核心环节是物理气相传输法（PVT）：将高纯Si粉和C粉按比例混合，在石墨坩埚中加热至2300～2500 ℃，SiC原料升华分解为Si、Si₂C、SiC₂等气相组分，在温度梯度和浓度梯度驱动下输运至较冷的籽晶表面，重新结晶生长为SiC单晶。这一过程通常持续数天至数周，生长速率约0.1～0.5 mm/h，得到的晶锭再经过切割、研磨、抛光和外延，最终形成可用于器件制造的晶圆。目前产业主流已从4英寸过渡到6英寸，8英寸衬底正在加速导入，单片可用面积提升约1.8倍，是降低SiC器件成本的关键路径。

理解SiC的产业背景，还需要注意一个关键事实：SiC器件成本中衬底占比高达40%～50%，远高于硅器件中衬底占比不足10%的水平。这意味着SiC产业化的核心矛盾不在器件设计，而在晶体生长质量与晶圆加工效率。微管、基面位错、堆垛层错等缺陷会直接导致器件击穿电压下降或导通电阻漂移；切割过程中的材料损耗（传统线锯损耗约30%～40%）和抛光表面损伤层则影响外延质量和器件良率。因此，后续章节将围绕“如何长出高质量4H-SiC单晶”和“如何把晶锭高效加工成合格晶圆”两条主线展开，而本章建立的晶体结构、多型体、关键参数和器件需求认知，是理解后续所有工艺决策的基础。