2. 硬件平台抽象层：处理器核、总线、外设、内存映射的边界划分

硬件平台抽象层（HAL，Hardware Abstraction Layer）是SoC软硬件联调原型中的关键分界，其核心任务是在处理器核、总线结构、外设控制器与内存空间之间制定明确的职责边界与交互协议。本章围绕“边界”这一核心概念，对HAL的四个主要组成部分——处理器核、总线、外设、内存映射——进行系统化分解，明确每一部分的抽象边界、数据流/控制流走向以及信任链路约束。

2.1 边界定义与系统分层

在联调原型中，硬件平台抽象层位于裸机/BSP（板级支持包）与RTL（寄存器传输级）实现之间。其分层结构如下图所示：

上图中，HAL层将硬件细节（中断控制器基址、总线协议时序、外设FIFO深度）封装为处理器可调用的标准接口。联调边界即位于HAL提供的API与RTL实现的寄存器之间。

2.2 组件职责与边界划分

四个核心组件的抽象边界、数据流/控制流、信任链路如下表所示：

2.3 选型权衡

• 性能 vs. 通用性：使用轻量级HAL（直接宏封装寄存器地址）可减少调用开销，但移植性差；重量级HAL（函数回调+抽象结构体）移植性好但带来额外指令周期。联调原型初期建议轻量级，中期逐步引入抽象层。
• 安全性：HAL层应强制校验外设地址是否落在合法范围内，避免联调阶段因越界访问导致总线死锁。
• 工具链生态：RISC-V的HAL与ARM CMSIS在中断向量表布局、寄存器命名规约上存在差异，选型需与SoC工具链对齐。

2.4 风险点

• 地址冲突风险：多主设备（CPU、DMA、GPU）同时访问同一外设地址时，HAL层未提供互斥机制导致数据撕裂。
• 中断延迟不确定：HAL层嵌套中断处理函数执行时间过长，导致RTL级时序违例。
• 缓存一致性：处理器核通过HAL访问外设时，若数据缓存（D-Cache）未正确刷新，将读到脏数据。

2.5 落地步骤

1. 边界定义会议：硬件团队提供最终内存映射文档，HAL团队提取每个外设的寄存器列表、中断号、地址范围。
2. 接口规范文件：确定HAL头文件命名规则（如 hal_cpu.h、hal_bus.h、hal_uart.h），每个头文件内只包含一个组件的抽象。
3. HAL桩实现：对于尚未流片的外设，使用软件模拟或RTL仿真模型返回“预期值”，验证上层软件调用路径。
4. 联调测试板：每个组件提供自测试用例，验证数据流单向正确性（CPU→总线→外设→内存映射）。
5. 性能标定：测量HAL函数调用延时与裸寄存器读取时间的比值，目标控制在 1.5× 以内。

2.6 验收标准