VIP20
本课程属于：046-AI　ISP混合架构相机系统 AI视觉与工业视觉 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA验证平台搭建与时序分析

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
FPGA验证概述
FPGA验证在芯片设计流程中的位置 · 验证与测试的区别 · 验证平台的基本组成
FPGA验证概述
02
验证平台架构设计
模块化设计思想 · 验证平台的分层结构（激励层 · 监测层
验证平台架构设计模块化设计思想
03
硬件描述语言基础（Verilog）
模块与端口 · 数据类型（wire/reg） · 连续赋值与过程赋值
Verilog硬件描述语言基础
04
Testbench基础
Testbench的结构 · initial与always块的使用 · 时间尺度与延时控制
Testbench的结构
05
时钟与复位生成
时钟生成方法（always/fore… · 复位信号的同步与异步处理 · 时钟抖动与偏移的模拟
时钟复位生成
06
激励生成方法
直接激励 · 随机激励（$random） · 约束随机激励
激励生成方法直接激励
07
接口与驱动
Verilog接口（interfac… · 驱动（driver）的设计模式 · 总线功能模型（BFM）的概念
接口驱动
08
监测器设计
监测器（monitor）的作用 · 数据采样与协议检查 · 监测器与驱动器的同步机制
监测器设计monitor
09
记分板与参考模型
记分板（scoreboard）的设计 · 参考模型（reference mod… · 数据比对与错误报告
记分板参考模型
10
覆盖率驱动验证
代码覆盖率 · 功能覆盖率 · 覆盖率驱动的验证流程
覆盖率驱动验证代码覆盖率
11
断言与形式验证
断言（assertion）的基本语法 · 立即断言与并发断言 · SVA（SystemVerilog…
断言形式验证
12
SystemVerilog验证特性
面向对象编程基础（类 · 对象 · 继承）
SystemVerilo…验证特性
13
UVM验证方法学入门
UVM的基本概念 · UVM树形结构 · UVM组件（uvm_componen…
UVM验证方法学入门
14
UVM序列与序列器
sequence与sequencer… · sequence的启动与执行 · sequence的层次化组织
UVM序列
15
UVM环境搭建
uvm_env的构建 · uvm_agent的配置 · uvm_scoreboard的集成
UVM环境搭建
16
UVM寄存器模型
寄存器模型的作用 · reg_block与reg_map · 前门访问与后门访问
UVM寄存器模型
17
时序分析基础
同步电路与异步电路 · 建立时间与保持时间 · 时序路径的分类（输入
时序分析基础同步电路
18
静态时序分析（STA）概念
STA与动态仿真的区别 · STA的基本流程 · 时序约束文件（SDC）的作用
STA静态时序分析
19
时序约束编写
时钟约束（create_clock） · 输入延迟约束（set_input_d… · 输出延迟约束（set_output_…
时序约束编写create
20
时序分析工具使用
主流STA工具介绍（PrimeTim… · 报告解读（建立时间报告 · 保持时间报告）
时序分析工具使用STA
21
跨时钟域（CDC）处理
CDC问题的本质 · 同步器设计（双级触发器/握手协议） · CDC验证方法
CDC跨时钟域
22
复位电路设计与验证
同步复位与异步复位 · 复位树的设计 · 复位时序分析
复位电路设计验证
23
低功耗验证
功耗管理单元验证 · 时钟门控验证 · 电源域切换验证
低功耗验证功耗管理单元验证
24
验证计划与用例管理
验证计划（verification… · 测试用例的分级与管理 · 回归测试策略
验证计划用例管理
25
调试技巧与波形分析
波形查看工具使用（Verdi/GTK… · 信号追踪方法 · 断点调试与日志分析
调试技巧波形分析
26
性能验证与带宽分析
吞吐量计算 · 延迟测量 · FIFO深度验证
性能验证带宽分析
27
FPGA原型验证
FPGA原型验证的优势与挑战 · 综合与实现流程 · 片上调试（ChipScope/Sig…
FPGA原型验证
28
验证自动化与脚本
Tcl脚本在验证中的应用 · Makefile管理验证流程 · Python辅助验证脚本
验证自动化脚本
29
验证质量度量
逃逸率分析 · 验证完成标准 · bug曲线分析
验证质量度量逃逸率分析
30
综合案例
一个完整UVM验证平台的搭建实战 · 从规划到收敛的时序分析实战 · 课程总结与进阶路线
综合案例UVM