VIP20
本课程属于：046-AI　ISP混合架构相机系统 AI视觉与工业视觉 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

去噪算法硬件架构与RTL落地

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论与噪声模型
为什么需要硬件去噪？常见噪声模型（高… · 椒盐 · 泊松）及其数学描述
课程导论噪声模型
02
去噪算法全景概览
空域滤波 · 频域滤波 · 非局部均值
去噪算法全景概览空域滤波
03
均值滤波硬件架构
滑动窗口实现 · 边界处理 · 流水线设计
均值滤波硬件架构滑动窗口实现
04
高斯滤波硬件架构
高斯核生成 · 系数量化 · 乘法器优化（CSD编码）
高斯滤波硬件架构高斯核生成
05
中值滤波硬件架构
排序网络设计（Batcher奇偶归并… · 窗口数据管理 · 延迟线设计
值滤波硬件架构Batcher
06
双边滤波硬件架构
空间核与值域核联合计算 · 查找表（LUT）优化 · 并行度考量
双边滤波硬件架构空间核
07
非局部均值（NLM）硬件架构
相似度计算 · 权重聚合 · 搜索窗口与块窗口的硬件映射
NLM非局部均值
08
小波去噪硬件架构
离散小波变换（DWT）的硬件实现 · 阈值处理 · 逆变换
小波去噪硬件架构DWT
09
BM3D硬件架构（上）
相似块分组 · 协同滤波第一阶段（硬阈值）的硬件设计
BM3D硬件架构
10
BM3D硬件架构（下）
协同滤波第二阶段（维纳滤波） · 最终聚合 · 资源与带宽分析
BM3D硬件架构
11
全变分（TV）去噪硬件架构
梯度计算 · 迭代求解（梯度下降/原始对偶） · 收敛性硬件考量
TV全变分
12
深度学习去噪硬件基础
卷积层硬件设计（脉动阵列） · 激活函数（ReLU）实现
深度学习去噪硬件…卷积层硬件设计
13
深度学习去噪硬件进阶
残差学习（ResNet） · 批归一化（BN）的硬件近似 · 量化感知训练
深度学习去噪硬件…ResNet
14
去噪专用加速器架构
数据流（Weight Station… · 片上存储层次设计
去噪专用加速器架…Weight
15
行缓冲器（Line Buffer）设计
不同滤波核大小的行缓冲深度计算 · 双缓冲与乒乓操作
LineBuffer
16
窗口缓冲器（Window Buffer）设计
移位寄存器实现 · 多窗口并行读取 · 数据复用策略
WindowBuffer
17
MAC单元与乘法器设计
定点数表示 · 截断与舍入模式 · 饱和处理
MAC单元
18
除法器与开方器硬件实现
查找表法 · Newton-Raphson迭代法 · CORDIC算法在去噪中的应用
除法器开方器硬件实现
19
排序网络与比较器设计
全比较器阵列 · Batcher排序网络 · Top-K选择器
排序网络比较器设计
20
查找表（LUT）与函数逼近
高斯核 · 指数函数 · 权重的LUT实现
LUT查找表
21
DMA与数据搬运设计
2D DMA控制器 · 地址生成逻辑 · Stride访问模式
DMA数据搬运设计
22
控制通路设计
有限状态机（FSM）架构 · 配置寄存器 · 中断处理
控制通路设计FSM
23
验证方法论
定向测试与随机测试 · 覆盖率驱动验证 · 形式化验证在去噪模块中的应用
验证方法论定向测试
24
RTL仿真与调试
VCS/Vivado Simulat… · 波形调试技巧 · 断言（Assertion）编写
RTL仿真
25
逻辑综合与时序优化
Design Compiler综合策… · 关键路径分析 · 流水线插入与重定时
逻辑综合时序优化
26
功耗优化技术
门控时钟 · 操作数隔离 · 多阈值电压库
功耗优化技术门控时钟
27
FPGA原型验证
Zynq/Versal平台映射 · AXI接口集成 · 片上调试（ILA/VIO）
FPGA原型验证
28
ASIC后端设计基础
布局布线 · 时钟树综合 · 物理验证（DRC/LVS）与去噪模块…
ASIC后端设计基础
29
项目实战
基于AXI-Stream的实时高斯滤…
项目实战AXI-Stream
30
项目实战
轻量级中值滤波加速器设计（从算法到F…
项目实战轻量级