VIP20
本课程属于：002-Camera硬件通路系统架构 AI视觉与工业视觉 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

去噪与HDR合成在硬件通路中的落地

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论
为什么去噪与HDR必须硬件化？行业痛…
课程导论HDR
02
图像传感器基础
CMOS vs CCD · RAW图格式 · Bayer Pattern与CFA
图像传感器基础CMOS
03
噪声模型与分类
光子散粒噪声 · 读出噪声 · 固定模式噪声(FPN)
噪声模型分类
04
去噪算法基础
空域滤波（均值 · 高斯 · 中值）
去噪算法基础空域滤波
05
经典去噪算法
NLM · BM3D原理与硬件化可行性分析
经典去噪算法NLM
06
深度学习去噪
CNN/UNet架构 · DnCNN · CBDNet在硬件上的挑战
深度学习去噪CNN/UNet
07
硬件去噪架构设计
Line Buffer · Window Buffer · MAC阵列设计
硬件去噪架构设计Line
08
HDR成像原理
多帧曝光合成 · 单帧HDR（DOL/DCG） · Tone Mapping
HDR成像原理
09
多帧HDR合成算法
帧对齐（光流/块匹配） · 权重计算 · 融合策略
HDR多帧
10
HDR硬件加速器
帧缓存管理 · DMA设计 · 流水线并行
HDR硬件加速器
11
去噪与HDR的耦合
先HDR后去噪 vs 先去噪后HDR · 优劣分析
HDR去噪
12
ISP Pipeline整体架构
从RAW到YUV · 去噪与HDR模块的插入位置
ISPPipeline
13
硬件描述语言基础
Verilog/VHDL核心语法 · 状态机设计
硬件描述语言基础Verilog/VHDL
14
RTL设计实战
去噪模块的Line Buffer实现…
RTL设计实战
15
RTL设计实战
HDR权重计算模块的流水线设计（含代…
RTL设计实战
16
仿真验证
Testbench编写 · 波形调试 · 覆盖率分析
仿真验证Testbench
17
综合与时序分析
DC综合流程 · setup/hold时序优化技巧
综合时序分析
18
FPGA原型验证
开发板选型 · IP集成 · 上板调试
FPGA原型验证
19
功耗优化
门控时钟 · 多电压域 · 数据复用策略
功耗优化门控时钟
20
面积优化
资源共享 · 算子折叠 · 定点化量化
面积优化资源共享
21
数据流优化
乒乓Buffer · 双缓冲 · FIFO深度计算
数据流优化Buffer
22
接口协议
AXI4-Stream · MIPI CSI-2 · I2C配置通路
接口协议AXI4-Stream
23
系统集成
SoC架构 · CPU+ISP协同 · 中断与同步
系统集成SoC
24
调试与诊断
硬件断点 · 内部信号抓取 · 错误注入测试
调试诊断
25
性能评估指标
PSNR · SSIM · 帧率
性能评估指标PSNR
26
行业标准与规范
Android Camera HAL · V4L2驱动框架
行业标准规范
27
案例实战
低光场景去噪HDR硬件方案（手机摄像…
案例实战HDR
28
案例实战
车载摄像头去噪HDR硬件方案（ADA…
案例实战HDR
29
前沿趋势
事件相机 · 量子图像传感器 · AI ISP
前沿趋势事件相机
30
课程总结与项目答辩
完整ISP硬件通路设计回顾
课程总结项目答辩