VIP5
本课程属于：150-NPU RTL与硬件加速设计 AI智能与边缘计算工程 · 共 5 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

NPU硬件加速器RTL设计实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
NPU硬件加速器概述 · RTL设计在AI芯片中的角色 · 课程目标与学习路径
课程导入NPU
02
数字电路基础回顾
组合逻辑 · 时序逻辑 · 状态机
数字电路基础回顾组合逻辑
03
RTL设计语言与工具链
Verilog/VHDL语法要点 · 仿真工具（VCS/ModelSim/… · 综合工具（DC/Genus）基本流程
RTL设计语言
04
NPU架构基础
神经网络计算模式（卷积 · 全连接 · 激活
NPU架构基础
05
NPU微架构设计
脉动阵列 · SIMD · 向量处理器
NPU微架构设计
06
片上存储与数据搬运
SRAM · 寄存器堆 · DMA
片上存储数据搬运
07
控制逻辑与调度
指令解码 · 状态机控制 · 流水线调度
控制逻辑调度
08
卷积计算单元RTL设计实战
实现一个3x3卷积核的滑动窗口与乘累…
RTL卷积计算单元
09
矩阵乘法单元RTL设计实战
设计一个支持可配置尺寸的矩阵乘加速器 · 并完成仿真验证
RTL矩阵乘法单元
10
激活函数与池化单元RTL设计
ReLU · Sigmoid · Tanh的近似实现
RTL激活函数
11
数据量化与定点运算
定点数格式 · 量化参数 · RTL中的定点乘法与累加溢出处理
数据量化定点运算
12
DMA控制器RTL设计
实现从外部存储器到片上SRAM的数据… · 支持突发传输与地址生成
DMARTL
13
指令集与解码器设计
定义NPU专用指令集 · 设计指令解码与执行控制逻辑
指令集解码器设计
14
流水线设计实战
将NPU计算流程划分为多级流水线 · 处理冒险与停顿
流水线设计实战NPU
15
片上网络（NoC）RTL设计
设计简单的环形或网格拓扑 · 实现多计算单元与存储之间的数据路由
NoCRTL
16
低功耗RTL设计
门控时钟 · 操作数隔离 · 功耗优化技巧在NPU模块中的应用
RTL低功耗
17
可测试性设计（DFT）
扫描链 · BIST · 测试向量生成
DFT可测试性设计
18
验证方法学
UVM测试平台搭建 · 功能覆盖率 · 断言（SVA）在NPU验证中的应用
验证方法学UVM
19
性能评估与优化
吞吐量 · 延迟 · 资源利用率分析
性能评估优化
20
综合与时序收敛
逻辑综合约束 · 时序分析 · 关键路径优化
综合时序收敛
21
FPGA原型验证
将NPU RTL部署到FPGA · 进行板级调试与性能测试
FPGA原型验证
22
案例实战
基于RTL实现一个简化版NPU · 支持卷积 · 池化
案例实战RTL
23
常见问题与调试技巧
仿真不收敛 · 时序违例 · 数据冲突
常见问题调试技巧
24
RTL代码风格与规范
可读性 · 可维护性 · 参数化设计
RTL代码风格
25
多核NPU架构设计
多计算核心的同步 · 任务分配 · 共享存储与一致性
NPU多核
26
稀疏计算与压缩
稀疏矩阵表示 · 跳过零值计算 · RTL中的稀疏加速逻辑
稀疏计算压缩
27
先进技术趋势
存算一体 · 可重构计算 · 光计算等对RTL设计的影响与展望
先进技术趋势存算一体
28
项目实践
从规格定义到RTL实现 · 验证 · 综合
项目实践RTL
29
课程总结与进阶路径
核心知识点回顾 · 常见面试题解析 · 后续学习资源推荐
课程总结进阶路径
30
综合实战考核
设计一个支持多种算子（卷积 · 全连接 · 激活）的NPU加速器
综合实战考核设计一个支持多种…