VIP20

本课程属于：058-HDMI 2.1 FRL链路训练 高速接口与互连 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

FRL SoC与Retimer训练协议差异与兼容性分析

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

FRL（Fixed Rate Link）基础概念

什么是FRL · FRL与VBO（Variable B… · FRL在HDMI 2.1中的应用背景

SoC中FRL训练模块架构

SoC内部PHY与Link层的划分 · 训练状态机（Training Sta…

Retimer芯片的FRL训练功能

Retimer在链路中的角色 · Retimer的训练控制与透明模式

训练序列与LT（Link Training）帧结构

SoC与Retimer对训练序列的生…

Scrambling/Descrambling差异

SoC与Retimer的加扰方式 · 同步机制的不同

Scrambling/D…差异

FEC（前向纠错）配置差异

RS-FEC在SoC与Retimer… · 纠错能力与延迟

FEC前向纠错

通道绑定（Lane Bonding）

SoC与Retimer对多lane对… · 去偏斜（Deskew）的处理差异

时钟恢复与CDR

SoC内部CDR vs Retime… · 对训练时间的影响

CDR时钟恢复

眼图张开度与均衡

SoC的TX均衡与Retimer的C…

眼图张开度均衡

训练超时与重试机制

SoC与Retimer的超时参数设定 · 重试策略的不同设计

训练超时重试机制

链路状态转换（Link State Transitions）

从HPD检测到FRL ready的完… · SoC与Retimer各阶段的差异点

源端vs中继端训练启动条件

SoC作为source发起训练 vs…

训练参数协商

SoC与Retimer在训练过程中对… · data rate · lane count等参数的交互方式…

训练参数协商SoC

训练失败处理

SoC与Retimer的故障检测 · 上报机制 · 回退策略对比

训练失败处理SoC

合规性测试要求

CTS（Compliance Tes…

合规性测试要求CTS

SoC平台相关差异

不同SoC厂商（如MTK · Realtek · AmLogic）在FRL训练实现上的…

SoC平台相关差异

Retimer芯片选型考虑

不同Retimer（如Parade · Analogix · TI）对SoC训练适配的经验

Retimer芯片选型考虑

信号完整性对训练的影响

PCB走线 · 连接器 · 线缆损耗导致SoC与Retimer训…

信号完整性对训练…PCB

固件/驱动对训练的控制

SoC端驱动与Retimer端固件对…

固件驱动对训练的控制

训练日志与调试方法

SoC与Retimer的寄存器访问 · 训练状态捕捉 · 示波器/协议分析仪联合调试

训练日志调试方法

常见训练失败案例1

Lane mapping misma…

常见训练失败案例…Lane

常见训练失败案例2

FEC mismatch——SoC开…

常见训练失败案例…FEC

常见训练失败案例3

超时设置不一致——SoC训练超时过短…

常见训练失败案例…SoC

常见训练失败案例4

Scrambler初始种子不同——导…

常见训练失败案例…Scrambler

多链路拓扑（Daisy Chain）下的训练

Retimer多级级联时 · SoC与中间Retimer的训练协调

功耗与电源管理

SoC与Retimer在训练及空闲状…

功耗电源管理

热插拔与HPD处理

SoC与Retimer对Hot Pl…

DP（DisplayPort）与HDMI的FRL训练对比

SoC与Retimer在不同接口标准…

AI/ML在训练优化中的应用

如何利用机器学习预测最佳训练参数？S…

AI/ML训练优化

USB4 · DP 2.0等新标准对FRL训练适配… · 以及eDP

未来趋势USB4