首页
›
高速接口与互连
›
055-线缆通道S参数与均衡策略
›
《高速串行链路CDR时钟抖动测量与预算》
VIP20
本课程属于:055-线缆通道S参数与均衡策略
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
高速串行链路CDR时钟抖动测量与预算
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
高速串行链路系统概述
高速串行链路系统概述 · 核心概念 · 实践要点
高速串行链路系统…
重点
02
时钟数据恢复(CDR)基本概念与作用
时钟数据恢复(CDR)基本概念与作用 · 核心概念 · 实践要点
CDR
时钟数据恢复
03
抖动定义与基本度量
抖动定义与基本度量 · 核心概念 · 实践要点
抖动定义
基本度量
04
随机抖动(RJ)与概率分布
随机抖动(RJ)与概率分布 · 核心概念 · 实践要点
RJ
随机抖动
05
确定性抖动(DJ)及其分类
确定性抖动(DJ)及其分类 · 核心概念 · 实践要点
DJ
确定性抖动
06
周期抖动与逐周期抖动
周期抖动与逐周期抖动 · 核心概念 · 实践要点
周期抖动
逐周期抖动
07
时间间隔误差(TIE)与相位抖动
时间间隔误差(TIE)与相位抖动 · 核心概念 · 实践要点
TIE
时间间隔误差
08
占空比失真(DCD)与抖动
占空比失真(DCD)与抖动 · 核心概念 · 实践要点
DCD
占空比失真
09
数据相关抖动(DDJ)与码间干扰(ISI)
数据相关抖动(DDJ)与码间干扰(ISI… · 核心概念 · 实践要点
DDJ
ISI
10
串扰引入的抖动
串扰引入的抖动 · 核心概念 · 实践要点
串扰引入的抖动
重点
11
电源噪声引起的抖动
电源噪声引起的抖动 · 核心概念 · 实践要点
电源噪声引起的抖…
重点
12
抖动测量方法
示波器与误码率测试
抖动测量方法
示波器
13
抖动浴盆曲线与误码率分析
抖动浴盆曲线与误码率分析 · 核心概念 · 实践要点
抖动浴盆曲线
误码率分析
14
CDR架构概述
锁相环(PLL)型与相位插值型
CDR
架构概述
15
PLL型CDR的原理与组成
PLL型CDR的原理与组成 · 核心概念 · 实践要点
PLL
CDR
16
相位检测器
Hogge型与Alexander型
相位检测器
Hogge
17
环路滤波器设计
模拟与数字
环路滤波器设计
模拟
18
压控振荡器(VCO)与数控振荡器(DCO)
压控振荡器(VCO)与数控振荡器(DCO… · 核心概念 · 实践要点
VCO
DCO
19
CDR的锁定过程与频率捕获
CDR的锁定过程与频率捕获 · 核心概念 · 实践要点
CDR
的锁定过程
20
CDR抖动传递函数与带宽
CDR抖动传递函数与带宽 · 核心概念 · 实践要点
CDR
抖动传递函数
21
CDR抖动容限(Jitter Tolerance)
CDR抖动容限(Jitter Toler… · 核心概念 · 实践要点
CDR
Jitter
22
CDR抖动产生(Jitter Generation)
CDR抖动产生(Jitter Gener… · 核心概念 · 实践要点
CDR
Jitter
23
CDR眼图分析
CDR眼图分析 · 核心概念 · 实践要点
CDR
眼图分析
24
串行链路均衡技术(CTLE、DFE)与时钟恢复
串行链路均衡技术(CTLE · 核心概念 · 实践要点
CTLE
DFE
25
预加重与去加重对时钟抖动的影响
预加重与去加重对时钟抖动的影响 · 核心概念 · 实践要点
预加重
去加重对时钟抖动…
26
时钟抖动对系统误码率的影响
时钟抖动对系统误码率的影响 · 核心概念 · 实践要点
时钟抖动对系统误…
重点
27
高速背板与PCB设计中的抖动控制
高速背板与PCB设计中的抖动控制 · 核心概念 · 实践要点
PCB
高速背板
28
抖动仿真方法
SPICE与行为级建模
抖动仿真方法
SPICE
29
时钟抖动标准与规范(JEDEC、OIF等)
时钟抖动标准与规范(JEDEC · 核心概念 · 实践要点
JEDEC
OIF
30
先进CDR技术
ADC-based CDR与数字辅助…
CDR
先进
所属VIP或分类
同VIP:CTLE与DFE协同工作实战案例
同VIP:CTLE增益零极点配置与高速通道损耗补偿
同VIP:DFE抽头自适应收敛调试与均衡性能优化