首页
›
高速接口与互连
›
052-时钟树抖动预算与PLL配置
›
《参考时钟相位噪声与PLL协同设计指南》
VIP20
本课程属于:052-时钟树抖动预算与PLL配置
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
参考时钟相位噪声与PLL协同设计指南
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
相位噪声基本概念
定义 · 单边带噪声功率密度 · dBc/Hz含义
相位噪声基本概念
定义
02
相位噪声的物理起源
热噪声 · 闪烁噪声 · 散粒噪声等噪声源
相位噪声的物理起…
热噪声
03
振荡器相位噪声模型
Leeson模型 · Razavi模型 · 线性时变模型
振荡器相位噪声模…
Leeson
04
相位噪声与抖动的关系
相位噪声积分与RMS抖动 · 周期抖动 · 时间间隔误差
相位噪声
抖动的关系
05
时钟抖动分类与测量
随机抖动 · 确定性抖动 · 总体抖动及常用抖动分析方法
时钟抖动分类
测量
06
PLL基本结构与工作原理
鉴相器 · 电荷泵 · 环路滤波器
PLL
基本结构
07
PLL各模块噪声贡献
鉴相器噪声 · 电荷泵噪声 · VCO噪声
PLL
各模块噪声贡献
08
电荷泵PLL噪声模型
从频域角度推导闭环噪声传递函数
PLL
电荷泵
09
锁相环相位噪声传输函数
环路带宽内/外的噪声抑制特性
锁相环相位噪声传…
环路带宽内
10
参考时钟相位噪声对PLL输出影响
传递函数与噪声整形
PLL
参考时钟相位噪声…
11
PLL环路滤波器设计基础
阶数 · 环路带宽 · 相位裕度与稳定性
PLL
环路滤波器设计基…
12
环路带宽与噪声折中
带内噪声 · 带外噪声 · 锁定时间与抖动权衡
环路带宽
噪声折
13
分数分频PLL的噪声问题
量化噪声 · 杂散抑制与Delta-Sigma调制
PLL
分数分频
14
Delta-Sigma调制器噪声
一阶/二阶/三阶调制器噪声特性与噪声…
Delta-Sigma
调制器噪声
15
参考时钟源类型
晶体振荡器 · MEMS振荡器 · OCXO
参考时钟源类型
晶体振荡器
16
参考时钟的相位噪声特性
各类型时钟源的典型噪声谱及优缺点
参考时钟的相位噪…
各类型时钟源的典…
17
参考时钟的抖动与长期稳定性
老化 · 温度漂移 · 短期稳定性
参考时钟的抖动
长期稳定性
18
协同设计中的噪声预算分配
从系统指标(如EVM · SNR)反推各模块噪声上限
协同设计
噪声预算分配
19
系统级仿真方法
Verilog-A/VAMS建模 · Spectre RF · ADS等工具使用
系统级仿真方法
Verilog-A/VA…
20
时域仿真与频域仿真对比
瞬态噪声仿真与PSS/Pnoise仿…
时域仿真
频域仿真对比
21
PLL相位噪声测量技术
频谱仪方法 · 信号源分析仪方法 · 互相关法
PLL
相位噪声测量技术
22
参考时钟相位噪声测量
精密测量配置 · 校准与误差剔除
参考时钟相位噪声…
精密测量配置
23
相位噪声的优化技巧
低噪声偏置 · 电源滤波 · 衬底噪声隔离
相位噪声的优化技…
低噪声偏置
24
电源噪声对时钟/PLL的影响
电源抑制比(PSRR)设计与去耦策略
PLL
电源噪声对时钟
25
布局布线对噪声的影响
模拟与数字分区 · 关键走线屏蔽 · 地平面设计
布局布线对噪声的…
模拟
26
温度补偿与老化
温度补偿电路 · 自动频率校准 · 老化预测
温度补偿
老化
27
低抖动时钟树设计
时钟扇出 · 缓冲器级联 · 对称布线
低抖动时钟树设计
时钟扇出
28
多时钟域同步与噪声隔离
异步FIFO · 时钟域交叉 · 隔离技术
多时钟域同步
噪声隔离
29
特定应用案例分析
高速ADC/DAC时钟 · 射频收发器本振 · FPGA系统时钟
特定应用案例分析
ADC/DAC
30
未来趋势与先进技术
数字PLL · 注入锁定振荡器 · MEMS代替传统晶体
未来趋势
先进技术
所属VIP或分类
同VIP:PLL-VCO增益与稳定性折衷优化课程
同VIP:PLL分频比与电荷泵电流折衷优化案例
同VIP:PLL分频比与电荷泵电流调优实战