VIP20
本课程属于：051-LVPECL CML时钟接口设计 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

LVPECL CML时钟接口设计指南

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
时钟接口概述
LVPECL和CML简介 · 应用场景
时钟接口概述LVPECL
02
差分信号基础
差分驱动 · 接收 · 终端匹配
差分信号基础差分驱动
03
LVPECL电气特性
电压摆幅 · 共模电压 · 电流源
LVPECL电气特性
04
CML电气特性
电流模式逻辑 · 电压摆幅 · 共模
CML电气特性
05
LVPECL与CML对比
功耗 · 速度 · 电平兼容性
LVPECLCML
06
时钟分配网络
H树 · 扇出缓冲 · 时钟树综合
时钟分配网络H树
07
传输线理论
特性阻抗 · 反射 · 信号完整性基础
传输线理论特性阻抗
08
PCB设计要点
差分对布线规则 · 等长 · 阻抗控制
PCB设计要点
09
终端匹配方案
AC耦合 · 戴维南终端 · 并联终端
终端匹配方案AC
10
交流耦合设计
隔直电容选择 · 耦合电容对信号影响
交流耦合设计隔直电容选择
11
偏置网络设计
LVPECL偏置电压生成 · CML偏置
偏置网络设计LVPECL
12
时钟抖动与相位噪声
定义 · 测量 · 对系统影响
时钟抖动相位噪声
13
抖动预算分析
随机抖动 · 确定性抖动 · 总抖动
抖动预算分析随机抖动
14
时钟分配器
扇出缓冲器 · 2/1:4分配器选型
时钟分配器扇出缓冲器
15
多支路时钟分配
点对多点 · 星型 · 菊花链
多支路时钟分配点对多点
16
时钟源选择
晶体振荡器 · PLL · VCO输出接口
时钟源选择晶体振荡器
17
电平转换接口
LVPECL转LVDS · CML转CMOS等
电平转换接口LVPECL
18
高速数字测试
时域反射计(TDR)测量差分阻抗
高速数字测试TDR
19
眼图测量与分析
眼高 · 眼宽 · BER
眼图测量分析
20
仿真工具使用
SPICE · IBIS模型 · 时域仿真
仿真工具使用SPICE
21
过冲与振铃控制
阻尼电阻 · 串联终端
过冲振铃控制
22
电源完整性
电源去耦 · PDN噪声对时钟影响
电源完整性电源去耦
23
共模噪声抑制
共模扼流圈 · 差分滤波器
共模噪声抑制共模扼流圈
24
热设计考虑
功耗计算 · 散热
热设计考虑功耗计算
25
可靠性设计
ESD保护 · 热插拔
可靠性设计ESD
26
PCB层叠与材料
高速材料选择 · 层叠结构
PCB层叠
27
差分对串扰
近端串扰 · 远端串扰 · 间距规则
差分对串扰近端串扰
28
时钟同步与时钟域
异步时钟域 · 同步器
时钟同步时钟域
29
系统级时钟架构
参考时钟分配 · 冗余设计
系统级时钟架构参考时钟分配
30
设计实例
某项目时钟分配网络设计全流程
设计实例某项目时钟分配网…