VIP20
本课程属于：051-LVPECL CML时钟接口设计 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

LVPECL CML时序约束设计教程

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
LVPECL与CML概述
LVPECL与CML概述 · 核心概念 · 实践要点
LVPECLCML
02
差分信号原理与共模电压
差分信号原理与共模电压 · 核心概念 · 实践要点
差分信号原理共模电压
03
LVPECL电气特性与标准
LVPECL电气特性与标准 · 核心概念 · 实践要点
LVPECL电气特性
04
CML电气特性与标准
CML电气特性与标准 · 核心概念 · 实践要点
CML电气特性
05
时序约束设计基础
时序约束设计基础 · 核心概念 · 实践要点
时序约束设计基础重点
06
创建时钟约束（create_clock）
创建时钟约束（create_clock） · 核心概念 · 实践要点
createclock
07
生成时钟约束（create_generated_clock）
生成时钟约束（create_genera… · 核心概念 · 实践要点
creategenerated
08
输入延迟约束（set_input_delay）
输入延迟约束（set_input_del… · 核心概念 · 实践要点
setinput
09
输出延迟约束（set_output_delay）
输出延迟约束（set_output_de… · 核心概念 · 实践要点
setoutput
10
伪路径约束（set_false_path）
伪路径约束（set_false_path… · 核心概念 · 实践要点
setfalse
11
多周期路径约束（set_multicycle_path）
多周期路径约束（set_multicyc… · 核心概念 · 实践要点
setmulticycle
12
最小延迟与最大延迟约束
最小延迟与最大延迟约束 · 核心概念 · 实践要点
最小延迟最大延迟约束
13
时钟分组与异步时钟域
时钟分组与异步时钟域 · 核心概念 · 实践要点
时钟分组异步时钟域
14
跨时钟域同步处理
跨时钟域同步处理 · 核心概念 · 实践要点
跨时钟域同步处理重点
15
时序例外（set_clock_groups）
时序例外（set_clock_group… · 核心概念 · 实践要点
setclock
16
约束检查与报告
约束检查与报告 · 核心概念 · 实践要点
约束检查报告
17
静态时序分析流程
静态时序分析流程 · 核心概念 · 实践要点
静态时序分析流程重点
18
LVPECL输出时序分析
LVPECL输出时序分析 · 核心概念 · 实践要点
LVPECL输出时序分析
19
CML输出时序分析
CML输出时序分析 · 核心概念 · 实践要点
CML输出时序分析
20
差分对走线延迟匹配
差分对走线延迟匹配 · 核心概念 · 实践要点
差分对走线延迟匹…重点
21
阻抗控制与端接
阻抗控制与端接 · 核心概念 · 实践要点
阻抗控制端接
22
去耦电容与时序
去耦电容与时序 · 核心概念 · 实践要点
去耦电容时序
23
电源噪声与时序抖动
电源噪声与时序抖动 · 核心概念 · 实践要点
电源噪声时序抖动
24
仿真验证时序约束
仿真验证时序约束 · 核心概念 · 实践要点
仿真验证时序约束重点
25
硬件调试时序问题
硬件调试时序问题 · 核心概念 · 实践要点
硬件调试时序问题重点
26
多板互联时序考虑
多板互联时序考虑 · 核心概念 · 实践要点
多板互联时序考虑重点
27
高速SerDes时序
高速SerDes时序 · 核心概念 · 实践要点
SerDes高速
28
设计实例
LVPECL时钟分配
设计实例LVPECL
29
设计实例
CML数据链路
设计实例CML
30
总结与最佳实践
总结与最佳实践 · 核心概念 · 实践要点
最佳实践总结与最佳实践