VIP20
本课程属于：050-JESD204B ADC高速采集链路 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

JESD204B多Lane对齐与Subclass同步验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
JESD204B标准概述
发展历程 · 与其他接口对比 · 典型应用场景
JESD204B标准概述
02
系统架构分层
物理层 · 链路层 · 传输层职责与交互
系统架构分层物理层
03
物理层基础
CML驱动 · 交流耦合 · 接收端均衡
物理层基础CML
04
链路层帧结构
帧（Frame） · 多帧（Multiframe） · 超帧概念
链路层帧结构Frame
05
参数F与K
帧大小 · 每帧字节数 · 多帧包含帧数
参数FK
06
特殊字符（K码）
/K28.5/ · /R/ · /A/
特殊字符K码
07
初始对齐序列（ILAS）
4组多帧结构 · K28.5与R字符对齐
ILAS初始对齐序列
08
Lane同步过程
代码组同步（CGS） · 帧同步 · 多帧同步
Lane同步过程
09
多Lane对齐原理
基于SYNC信号与SYSREF的全局…
Lane对齐原理
10
确定性延迟（Deterministic Latency）概念与意义
确定性延迟（Deterministic… · 核心概念 · 实践要点
Deterministi…Latency
11
Subclass分类
Subclass0（无保证延迟） · Subclass1（SYSREF） · Subclass2（SYNC）
Subclass分类
12
Subclass0详解
电平触发 · 无确定性延迟 · 局限性分析
Subclass0电平触发
13
Subclass1核心
SYSREF信号 · LMFC对齐 · 固定延迟保证
Subclass1SYSREF
14
Subclass2核心
SYNC~信号替代SYSREF · 延迟校准机制
Subclass2SYNC
15
SYSREF时序规范
建立保持时间 · 周期性 · 相位对齐要求
SYSREF时序规范
16
SYSREF与LMFC关系
本地多帧时钟产生 · 相位偏移调整
SYSREFLMFC
17
弹性缓冲（Elastic Buffer）设计
写入/读取指针 · 缓冲区深度
ElasticBuffer
18
时钟树架构
参考时钟 · 设备时钟 · SYSREF频率关系与抖动
时钟树架构参考时钟
19
链路初始化完整流程
上电 · CGS · ILAS
链路初始化完整流…上电
20
错误检测与恢复
8B/10B违例 · 对齐错误 · 重同步触发
错误检测恢复
21
调试工具与手段
示波器抓SYSREF · 逻辑分析仪解析ILAS · FPGA内部监测
调试工具手段
22
常见对齐故障排查
Lane失配 · SKP码丢失 · SYNC信号毛刺
常见对齐故障排查Lane
23
抖动对链路的影响
总抖动(TJ) · 随机抖动(RJ) · 确定性抖动(DJ)分析
抖动对链路的影响TJ
24
误码率(BER)测试方法
PRBS模式 · 码型发生器 · 链路余量评估
BER误码率
25
Subclass1调试实例
SYSREF相位扫描 · LMFC对齐窗口定位
Subclass1调试实例
26
Subclass2调试实例
SYNC握手时序优化 · 脉冲宽度调整
Subclass2调试实例
27
多芯片同步（MCS）方案
星型SYSREF分发 · 延迟匹配 · 同步精度
MCS多芯片同步
28
不同厂商IP核差异
Xilinx · Intel · ADI实现特点及寄存器配置
IP不同厂商
29
高速PCB设计要点
等长走线 · 差分阻抗 · SYSREF信号隔离
PCB高速
30
综合工程实践
从芯片选型到量产调试的完整闭环
综合工程实践从芯片选型到量产…