VIP20
本课程属于：047-逻辑分析仪高速总线解码 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PCIe总线解码触发配置案例

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
PCIe总线概述
PCIe发展历程 · 架构层次 · 与PCI/PCI-X的差异
PCIe总线概述
02
PCIe链路与拓扑
点对点连接 · 交换器(Switch) · 根复合体(RC)
PCIe链路
03
PCIe事务层基础
TLP包结构 · 类型（MRd · MWr
PCIe事务层基础
04
PCIe数据链路层
DLLP格式 · ACK/NAK · 流控制初始化
PCIe数据链路层
05
PCIe物理层
Gen1/2/3/4/5差异 · 编码方案（8b/10b · 128b/130b）
PCIe物理层
06
PCIe配置空间
标准配置空间（256B） · 扩展配置空间（4KB） · Capability结构
PCIe配置空间
07
PCIe中断机制
INTx · MSI · MSI-X配置与触发条件
PCIe断机制
08
PCIe电源管理
ASPM · L1/L2状态 · PME消息
PCIe电源管理
09
解码器基础概念
逻辑分析仪/协议分析仪工作原理 · 触发与过滤区别
解码器基础概念逻辑分析仪
10
PCIe解码器输入信号
差分对（TX/RX） · 时钟信号（REFCLK） · 复位（PERST#）
PCIe解码器输入信号
11
触发配置基础
触发条件类型（边沿 · 电平 · 数据模式）
触发配置基础触发条件类型
12
TLP级触发配置
按地址范围 · 属性位 · Length
TLP级触发配置
13
DLLP级触发配置
按Sequence Number · ACK/NAK · NOP
DLLP级触发配置
14
序列触发（Sequential Trigger）
多级触发级联 · 状态机跳转条件
SequentialTrigger
15
计数器/定时器触发
基于包计数 · 时间窗口 · 空闲间隔的触发
计数器定时器触发
16
触发条件组合逻辑
AND/OR/Not运算 · 复合条件表达式配置
触发条件组合逻辑AND/OR/Not
17
硬件触发输出
Trigger Out信号 · 外接示波器/逻辑分析仪 · 触发延迟调整
硬件触发输出Trigger
18
软件触发设置（上位机）
API接口 · 脚本自动化 · 实时修改触发参数
软件触发设置上位机
19
案例1
内存读取事务捕获——设置MRd地址匹…
案例1MRd
20
案例2
写操作超长延迟分析——以TLP长度>…
案例2TLP
21
案例3
MSI中断验证——以MSI-Memo…
案例3MSI
22
案例4
链路错误恢复调试——捕获DLLP N…
案例4DLLP
23
案例5
PCIe复位行为分析——用PERST…
案例5PCIe
24
案例6
多Endpoint通信冲突——设置两…
案例6Endpoint
25
触发深度与存储策略
循环缓冲区 · 分段存储 · 前/后触发比例设置
触发深度存储策略
26
触发过滤与丢弃
预过滤噪声包 · 只保留感兴趣类型的TLP/DLLP
触发过滤丢弃
27
常见触发失败分析与解决
触发条件过宽/过窄 · 同步问题 · 噪声干扰
常见触发失败分析解决
28
多通道/多链路同步触发
Cross-Triggering · 时间戳对齐 · 多板卡联动
多通道多链路同步触发
29
PCIe协议分析仪实操
主流工具（Teledyne LeCr… · Keysight · PLDA）触发界面解读
PCIe协议分析仪实操
30
综合实战项目
搭建PCIe设备测试台 · 配置复合触发条件完成一次完整读取延迟…
综合实战项目PCIe