首页
›
高速接口与互连
›
047-逻辑分析仪高速总线解码
›
《I2C总线协议解码与时序参数验证》
VIP20
本课程属于:047-逻辑分析仪高速总线解码
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
I2C总线协议解码与时序参数验证
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
I2C协议概述
历史演变 · 典型应用场景 · 与SPI/UART的对比
I2C
协议概述
02
I2C物理层详解
总线拓扑 · SDA/SCL线 · 上拉电阻计算
I2C
物理层详解
03
I2C时序基础
起始条件(S) · 停止条件(P) · 数据有效性
I2C
时序基础
04
I2C寻址机制
7位地址格式 · 10位地址扩展 · 广播地址与保留地址
I2C
寻址机制
05
I2C数据传输格式
帧结构(地址+读/写位) · 数据字节传输 · ACK/NACK应答逻辑
I2C
数据传输格式
06
I2C读写操作
主机发送模式 · 主机接收模式 · 组合传输格式
I2C
读写操作
07
标准模式与快速模式
100kHz/400kHz速率 · 时序参数要求(tr/tf/tsu/t…
标准模式
快速模式
08
高速模式(Hs-mode)
4MHz时序特性 · 容性负载限制 · 编码格式变化
Hs-mode
高速模式
09
超快速模式(UFm)
5MHz及以上速率 · 推挽输出 · 无时钟拉伸
UFm
超快速模式
10
时钟拉伸
从机控制SCL的实现方式 · 对解码器和协议分析的影响
时钟拉伸
SCL
11
总线仲裁
多主机冲突检测 · 仲裁过程 · 丢失仲裁后的重发机制
总线仲裁
多主机冲突检测
12
从机地址配置
硬件地址引脚(如A0/A1/A2) · 软件可编程地址 · I2C设备地址扫描
从机地址配置
A0/A1/A2
13
I2C寄存器访问
设备内部寄存器地址映射 · 读写操作(单字节/多字节)
I2C
寄存器访问
14
多字节传输
块读写协议 · 页面写入 · 顺序读取
多字节传输
块读写协议
15
I2C时序参数详解
tHDSTA · tSUSTA · tBUF
I2C
时序参数详解
16
逻辑分析仪解码I2C
采样率选择 · 触发条件设置 · 协议解析参数配置
I2C
逻辑分析仪解码
17
示波器解码I2C
模拟通道设置 · 数字通道阈值 · 解码表与标注
I2C
示波器解码
18
软件模拟I2C
GPIO位操作 · 精确延时计算 · 完整波形生成代码
I2C
软件模拟
19
硬件I2C外设配置
STM32 I2C寄存器详解 · 时钟分频 · 滤波设置
I2C
硬件
20
I2C中断处理
发送完成中断 · 接收完成中断 · 错误中断(NACK/仲裁丢失/超时)
I2C
断处理
21
I2C错误检测
总线忙检测 · 超时处理 · NACK重试机制
I2C
错误检测
22
I2C调试技巧
使用逻辑分析仪抓取时序 · 分析错误波形 · 常见陷阱
I2C
调试技巧
23
常见I2C设备解码
EEPROM(24C系列) · 温湿度传感器(SHT3x) · ADC(ADS1115)
I2C
常见
24
I2C总线负载与电容
最大从机数量估算 · 总线长度限制 · 上升时间控制
I2C
总线负载
25
I2C电平转换
3V与5V混压系统设计 · 双向电平转换芯片(如PCA9306)
I2C
电平转换
26
I2C时序优化
上拉电阻匹配计算 · 添加电容抑制噪声 · 降低上升/下降时间
I2C
时序优化
27
I2C协议分析仪参数配置
地址过滤 · 数据解码规则 · 日志导出与回放
I2C
协议分析仪参数配…
28
I2C多主控通信设计
仲裁机制实际应用 · 重发策略 · 错误恢复流程
I2C
多主控通信设计
29
I2C总线一致性测试
时序参数测量 · 信号质量评估 · I2C规范合规性验证
I2C
总线一致性测试
30
I2C实战项目
多传感器数据采集系统 · DDR SMBus配置 · MCU间通信
I2C
实战项目
所属VIP或分类
同VIP:1000BASE-T物理层合规测试方法
同VIP:CAN-FD协议分层解析与通信故障分析
同VIP:CAN-FD协议解码与触发故障诊断