首页
›
高速接口与互连
›
044-眼图测试与抖动分解
›
《TDR阻抗完整性分析实践指南》
VIP20
本课程属于:044-眼图测试与抖动分解
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
TDR阻抗完整性分析实践指南
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
TDR概述
什么是TDR?阻抗完整性为什么重要
TDR
什么是
02
TDR基本原理
阶跃反射法 · 反射系数与阻抗关系
TDR
基本原理
03
时域反射计设备介绍
常见TDR仪器(采样示波器+TDR模…
时域反射计设备介…
TDR
04
电缆与探头选择对测量的影响
电缆与探头选择对测量的影响 · 核心概念 · 实践要点
电缆
探头选择对测量的…
05
TDR校准与去嵌入
开路/短路/负载校准
TDR
校准
06
阻抗计算
从反射波形推导阻抗曲线
阻抗计算
从反射波形推导阻…
07
时间-距离转换
传播速度与介电常数
时间
距离转换
08
单端阻抗测量方法与步骤
单端阻抗测量方法与步骤 · 核心概念 · 实践要点
单端阻抗测量方法
步骤
09
差分阻抗测量
差分TDR原理
差分阻抗测量
TDR
10
共模阻抗与差分阻抗的关系
共模阻抗与差分阻抗的关系 · 核心概念 · 实践要点
共模阻抗
差分阻抗的关系
11
TDR上升时间与分辨率的关系
TDR上升时间与分辨率的关系 · 核心概念 · 实践要点
TDR
上升时间
12
阻抗不连续点的识别
容性/感性跳变
阻抗不连续点的识…
容性
13
PCB走线阻抗设计
微带线与带状线
PCB
走线阻抗设计
14
介电常数与损耗对阻抗的影响
介电常数与损耗对阻抗的影响 · 核心概念 · 实践要点
介电常数
损耗对阻抗的影响
15
制造公差对阻抗的影响
蚀刻 · 层压
制造公差对阻抗的…
蚀刻
16
阻抗测试PCB设计规范
阻抗测试PCB设计规范 · 核心概念 · 实践要点
PCB
阻抗测试
17
TDR测量中的噪声与抖动处理
TDR测量中的噪声与抖动处理 · 核心概念 · 实践要点
TDR
测量
18
利用TDR进行故障定位
断点 · 短路检测
TDR
利用
19
过孔对阻抗的影响与TDR分析
过孔对阻抗的影响与TDR分析 · 核心概念 · 实践要点
TDR
过孔对阻抗的影响
20
连接器阻抗匹配与TDR验证
连接器阻抗匹配与TDR验证 · 核心概念 · 实践要点
TDR
连接器阻抗匹配
21
阻抗匹配网络设计与TDR验证
阻抗匹配网络设计与TDR验证 · 核心概念 · 实践要点
TDR
阻抗匹配网络设计
22
TDR与VNA的对比
TDR与VNA的对比 · 核心概念 · 实践要点
TDR
VNA
23
频域转时域
逆傅里叶变换方法
频域转时域
逆傅里叶变换方法
24
眼图与TDR联合分析
眼图与TDR联合分析 · 核心概念 · 实践要点
TDR
眼图
25
高速数字系统中的阻抗控制策略
高速数字系统中的阻抗控制策略 · 核心概念 · 实践要点
高速数字系统
阻抗控制策略
26
差分对内的耦合与阻抗控制
差分对内的耦合与阻抗控制 · 核心概念 · 实践要点
差分对内的耦合
阻抗控制
27
多层板叠层结构对阻抗的影响
多层板叠层结构对阻抗的影响 · 核心概念 · 实践要点
多层板叠层结构对…
重点
28
利用仿真软件(如HyperLynx)与TDR对比
利用仿真软件(如HyperLynx)与T… · 核心概念 · 实践要点
HyperLynx
TDR
29
案例
DDR内存走线阻抗调试
案例
DDR
30
案例
PCIe链路阻抗优化
案例
PCIe
所属VIP或分类
同VIP:ATE产线眼图测试架构优化资料
同VIP:ATE抖动测试重复性优化指南
同VIP:BER浴盆曲线建模与抖动裕量评估