VIP20
本课程属于：035-UFS链路启动与性能验证 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

UFS链路启动时序测量与故障调试

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
UFS概述
什么是UFS · 与其他存储接口对比
UFS什么是
02
UFS系统架构
主机 · 设备 · 链路层
UFS系统架构
03
UFS协议栈简介
应用层 · 传输层 · 链路层
UFS协议栈简介
04
物理层M-PHY简介
速率 · 模式 · 线缆
M-PHY物理层
05
UniPro链路层简介
协议 · 帧结构
UniPro链路层简介
06
链路启动过程概述
从复位到数据传输
链路启动过程概述从复位到数据传输
07
时序图基本术语
时钟 · 数据 · 使能信号
时序图基本术语时钟
08
上电时序
VDD · VCCQ上电顺序要求
上电时序VDD
09
复位时序
硬件复位 · 软件复位
复位时序硬件复位
10
参考时钟时序
REF_CLK的稳定时间 · 频率精度
参考时钟时序REF
11
链路初始化第一步
HS-Gear速率协商
链路初始化第一步HS-Gear
12
时序图解读方法
看懂波形 · 基本测量技巧
时序图解读方法看懂波形
13
链路启动状态机
InitState · Sleep · Active等
链路启动状态机InitState
14
PA_INIT时序
PHY Adapter初始化
PAINIT
15
参数传递与配置时序
配置寄存器序列
参数传递配置时序
16
线缆均衡与调优时序
Tx/Rx均衡
线缆均衡调优时序
17
链路启动失败常见原因
时序违规 · 参数不匹配
链路启动失败常见…时序违规
18
使用逻辑分析仪捕获启动时序
实操步骤
使用逻辑分析仪捕…实操步骤
19
示波器测量关键时序参数
setup · hold · skew
示波器测量关键时…setup
20
仿真环境搭建
Verilog/VHDL模型
仿真环境搭建Verilog/VHDL
21
时序约束与仿真波形分析
时序约束与仿真波形分析 · 核心概念 · 实践要点
时序约束仿真波形分析
22
速率升级时序
从低速gear切换到高速
速率升级时序gear
23
节能模式（Sleep/Partial）时序
节能模式（Sleep/Partial）时… · 核心概念 · 实践要点
Sleep/Partia…节能模式
24
热插拔与重连接时序
热插拔与重连接时序 · 核心概念 · 实践要点
热插拔重连接时序
25
UFS 3.0/4.0新增时序要求
UFS 3.0/4.0新增时序要求 · 核心概念 · 实践要点
UFS0
26
抖动与眼图分析
链路可靠性
抖动眼图分析
27
调试工具与技巧
UFS Probe · 脚本自动化
调试工具UFS
28
实测案例一
某UFS设备启动失败分析
实测案例一UFS
29
实测案例二
时序裕量不足导致丢包
实测案例二时序裕量不足导致…
30
总结
链路启动时序设计最佳实践
链路启动时序设计…重点