首页
›
高速接口与互连
›
023-LPDDR4低功耗时序调试
›
《自刷新低功耗状态时序验证与故障调试》
VIP20
本课程属于:023-LPDDR4低功耗时序调试
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
自刷新低功耗状态时序验证与故障调试
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
低功耗设计概述
低功耗设计的重要性 · VLSI功耗来源 · 低功耗技术分类
低功耗设计概述
低功耗设计的重要…
02
Self-Refresh技术基础
DRAM刷新机制 · Self-Refresh模式定义 · 与Auto-Refresh的区别
Self-Refresh
技术基础
03
时序验证基础
静态时序分析(STA)概念 · 时序路径 · setup/hold时序检查
时序验证基础
STA
04
Self-Refresh时序关键参数
tRAS · tRP · tRC
Self-Refresh
时序关键参数
05
低功耗状态下的时钟架构
时钟树综合 · 时钟门控 · 多时钟域同步
低功耗状态下的时…
时钟树综合
06
电源域划分与电压岛
电压降 · 电平转换器 · 电源开关与隔离单元
电源域划分
电压岛
07
Retention Flip-Flop设计
低泄漏寄存器 · 保持状态下的时序约束
Retention
Flip-Flop
08
Self-Refresh进入与退出时序
进入Self-Refresh的时序要… · 退出Self-Refresh的恢复时…
Self-Refresh
进入
09
Refresh周期与时序裕量分析
刷新间隔 · 最小周期 · 时序余量计算
Refresh
周期
10
多Bank刷新时序
Bank交叠刷新 · 刷新调度策略
Bank
刷新时序
11
温度对Self-Refresh时序的影响
温度相关性 · 自刷新率调节
Self-Refresh
温度对
12
工艺角与电压爬坡场景
不同PVT条件下的时序变化
工艺角
电压爬坡场景
13
低功耗时序约束编写
SDC约束示例 · false path与multicy…
低功耗时序约束编…
SDC
14
STA工具使用技巧
Synopsys PrimeTime · Cadence Tempus在低功耗…
STA
工具使用技巧
15
Self-Refresh路径的时序例外
时钟门控Cell的setup/hol…
Self-Refresh
路径的时序例外
16
功耗与性能权衡
刷新率与待机功耗的优化
功耗
性能权衡
17
仿真验证Self-Refresh时序
VCS/NC-Verilog仿真中的…
Self-Refresh
仿真验证
18
形式化验证在低功耗时序中的应用
等效性检查 · 时序断言
形式化验证
低功耗时序
19
芯片测试中的Self-Refresh验证
MBIST · DFT对刷新时序的影响
Self-Refresh
芯片测试
20
动态电压频率调节(DVFS)下的Self-Refresh
频率切换时的时序稳定性
DVFS
Self-Refresh
21
时序收敛策略
针对Self-Refresh路径的优…
时序收敛策略
Self-Refresh
22
典型案例分析
某芯片低功耗设计中的Self-Ref…
典型案例分析
Self-Ref
23
业界标准与规范
JEDEC标准对Self-Refre…
业界标准
规范
24
低功耗时序库选型
温度反转 · 低Vt单元的使用
低功耗时序库选型
温度反转
25
时钟歪斜与时序平衡
Clock Skew对Self-Re…
时钟歪斜
时序平衡
26
串扰与电源噪声
信号完整性对时序的影响及缓解措施
串扰
电源噪声
27
多芯片系统中的Self-Refresh协调
内存控制器与DRAM之间的握手时序
Self-Refresh
多芯片系统
28
片上监控与自适应时序调整
Sense放大器 · BIST的时序优化
片上监控
自适应时序调整
29
低功耗设计的验证流程
从RTL到GDS的时序验证步骤
低功耗设计的验证…
RTL
30
未来趋势
新兴存储器(如MRAM · RRAM)的Self-Refresh…
未来趋势
MRAM
所属VIP或分类
同VIP:DDR内存CA与DQS训练时序测量与排障
同VIP:DDR自刷新保持时间与低功耗时序验证
同VIP:DRAM核心时序参数配置与稳定性调优