首页
›
高速接口与互连
›
021-DDR4时序训练与ODT配置
›
《DDR4协议时序抓取与内存故障定位》
VIP20
本课程属于:021-DDR4时序训练与ODT配置
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
DDR4协议时序抓取与内存故障定位
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
DDR4协议概述
DDR4发展历程 · 主要特性 · 与DDR3对比
DDR4
协议概述
02
DDR4电气规范
供电电压 · 信号电平 · 时序参数
DDR4
电气规范
03
DDR4命令与地址总线
命令真值表 · 地址映射 · 命令时序
DDR4
命令
04
DDR4初始化流程
复位 · 时钟使能 · CKE
DDR4
初始化流程
05
DDR4训练过程
写平衡 · 读平衡 · Leveling
DDR4
训练过程
06
DDR4时序参数详解
CL · tRCD · tRP
DDR4
时序参数详解
07
DDR4刷新机制
刷新命令 · 刷新间隔 · 自刷新
DDR4
刷新机制
08
DDR4电源管理
主动下电 · 预充电下电 · 深度睡眠
DDR4
电源管理
09
DDR4错误检测与纠正
ECC · CRC · 奇偶校验
DDR4
错误检测
10
DDR4读操作时序详解
读命令 · 读延迟 · 突发长度
DDR4
读操作时序详解
11
DDR4写操作时序详解
写命令 · 写延迟 · 写恢复
DDR4
写操作时序详解
12
DDR4 ODT技术
片内终端电阻 · ODT值配置 · ODT在读写中的行为
DDR4
ODT
13
DDR4物理层调试
眼图分析 · 信号完整性 · 串扰与反射
DDR4
物理层调试
14
DDR4控制器与PHY接口
DFI接口协议 · 命令转换 · 时序对齐
DDR4
PHY
15
DDR4时序约束分析
建立时间 · 保持时间 · 时钟抖动
DDR4
时序约束分析
16
DDR4初始化失败故障定位
加电时序检查 · 寄存器配置验证 · 状态机状态
DDR4
初始化失败故障定…
17
DDR4训练失败故障定位
写平衡失败 · 读平衡失败 · Leveling错误
DDR4
训练失败故障定位
18
DDR4数据眼图闭合故障定位
Vref偏移 · DQS抖动 · 信号衰减
DDR4
数据眼图闭合故障…
19
DDR4地址/命令错误故障定位
地址线短路 · 命令解码错误 · 时序违规
DDR4
地址
20
DDR4刷新相关故障定位
刷新遗漏 · 刷新冲突 · 自刷新异常
DDR4
刷新相关故障定位
21
DDR4 ODT配置错误故障定位
ODT值不匹配 · ODT时序错误 · 反射异常
DDR4
ODT
22
DDR4电源噪声故障定位
VDD/VDDQ噪声 · 去耦电容不足 · 电源纹波
DDR4
电源噪声故障定位
23
DDR4温度相关故障
温度补偿 · DRAM温度监控 · 热插拔影响
DDR4
温度相关故障
24
DDR4串扰与EMI故障定位
邻近信号串扰 · 地弹 · 电磁干扰抑制
DDR4
EMI
25
DDR4电路板布局与布线检查
走线长度匹配 · 阻抗控制 · 参考平面
DDR4
电路板布局
26
DDR4调试工具与方法
逻辑分析仪 · 示波器 · 误码率测试仪
DDR4
调试工具
27
DDR4故障定位案例分析1
初始化序列中ODT配置不当导致的通信…
DDR4
故障定位案例分析…
28
DDR4故障定位案例分析2
写训练失败后读数据混乱的根因分析
DDR4
故障定位案例分析…
29
DDR4故障定位案例分析3
电源纹波导致DDR4周期性错误
DDR4
故障定位案例分析…
30
DDR4调试最佳实践与常见误区总结
DDR4调试最佳实践与常见误区总结 · 核心概念 · 实践要点
DDR4
调试最佳实践
所属VIP或分类
同VIP:DDR-ZQ阻抗校准与写均衡训练验证
同VIP:DDR4上电初始化与时钟相位对齐调试
同VIP:DDR4不同板级拓扑的时序配置与验证