首页
›
高速接口与互连
›
021-DDR4时序训练与ODT配置
›
《DDR内存控制器初始化与链路训练调试》
VIP20
本课程属于:021-DDR4时序训练与ODT配置
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
DDR内存控制器初始化与链路训练调试
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
链路训练概述与重要性
链路训练概述与重要性 · 核心概念 · 实践要点
链路训练概述
重要性
02
DDR协议基础与初始化流程
DDR协议基础与初始化流程 · 核心概念 · 实践要点
DDR
协议基础
03
物理层(PHY)架构介绍
物理层(PHY)架构介绍 · 核心概念 · 实践要点
PHY
物理层
04
电源上电时序与复位序列
电源上电时序与复位序列 · 核心概念 · 实践要点
电源上电时序
复位序列
05
时钟生成与分布
时钟生成与分布 · 核心概念 · 实践要点
时钟生成
分布
06
阻抗校准(ZQ Calibration)
阻抗校准(ZQ Calibration) · 核心概念 · 实践要点
ZQ
Calibration
07
片上终端(ODT)配置
片上终端(ODT)配置 · 核心概念 · 实践要点
ODT
片上终端
08
写均衡(Write Leveling)
写均衡(Write Leveling) · 核心概念 · 实践要点
Write
Leveling
09
读均衡(Read Leveling)
读均衡(Read Leveling) · 核心概念 · 实践要点
Read
Leveling
10
数据眼图训练(DQ/DQS Training)
数据眼图训练(DQ/DQS Traini… · 核心概念 · 实践要点
DQ/DQS
Training
11
命令/地址时序训练(CA Training)
命令/地址时序训练(CA Trainin… · 核心概念 · 实践要点
CA
Training
12
片内延迟链(DLL)校准
片内延迟链(DLL)校准 · 核心概念 · 实践要点
DLL
片内延迟链
13
参考电压(Vref)训练
参考电压(Vref)训练 · 核心概念 · 实践要点
Vref
参考电压
14
时序参数(tRCD, tCL, tRP等)训练
时序参数(tRCD · 核心概念 · 实践要点
tRCD
tCL
15
突发长度与数据掩码训练
突发长度与数据掩码训练 · 核心概念 · 实践要点
突发长度
数据掩码训练
16
多通道同步训练
多通道同步训练 · 核心概念 · 实践要点
多通道同步训练
重点
17
重试机制与错误处理
重试机制与错误处理 · 核心概念 · 实践要点
重试机制
错误处理
18
链路训练状态机详解
链路训练状态机详解 · 核心概念 · 实践要点
链路训练状态机详…
重点
19
硬件实现
训练序列生成器
硬件实现
训练序列生成器
20
软件驱动
初始化序列代码示例
软件驱动
初始化序列代码示…
21
仿真验证方法与测试平台
仿真验证方法与测试平台 · 核心概念 · 实践要点
仿真验证方法
测试平台
22
常见问题与调试技巧
常见问题与调试技巧 · 核心概念 · 实践要点
常见问题
调试技巧
23
信号完整性对训练的影响
信号完整性对训练的影响 · 核心概念 · 实践要点
信号完整性对训练…
重点
24
温度漂移与自适应训练
温度漂移与自适应训练 · 核心概念 · 实践要点
温度漂移
自适应训练
25
低功耗模式下的重新训练
低功耗模式下的重新训练 · 核心概念 · 实践要点
低功耗模式下的重…
重点
26
链路训练性能优化策略
链路训练性能优化策略 · 核心概念 · 实践要点
链路训练性能优化…
重点
27
与SoC系统的集成要点
与SoC系统的集成要点 · 核心概念 · 实践要点
SoC
系统的集成要点
28
未来趋势
DDR5/LPDDR5训练新特性
未来趋势
DDR5/LPDDR5
29
案例分析
某项目实际调试经验
案例分析
某项目实际调试经…
30
总结与参考资料推荐
总结与参考资料推荐 · 核心概念 · 实践要点
参考资料推荐
总结与参考资料推…
所属VIP或分类
同VIP:DDR-ZQ阻抗校准与写均衡训练验证
同VIP:DDR4上电初始化与时钟相位对齐调试
同VIP:DDR4不同板级拓扑的时序配置与验证