VIP20
本课程属于：021-DDR4时序训练与ODT配置 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

基于IBIS模型的DDR4时序仿真实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR4内存系统概述
发展历程 · 主要特点与对比DDR3
DDR4内存系统概述
02
IBIS模型基础
IBIS标准介绍 · 模型结构与文件格式
IBIS模型基础
03
IBIS模型关键参数详解
I-V曲线 · V-t曲线 · Ramp参数
IBIS模型关键参数详解
04
DDR4电气特性
信号电平 · 电压摆幅 · 电流驱动
DDR4电气特性
05
DDR4时序参数
tCK · tRCD · tCL
DDR4时序参数
06
DDR4时序约束
建立时间 · 保持时间 · 时钟偏移
DDR4时序约束
07
时序仿真基础
驱动端 · 接收端 · 传输线理论
时序仿真基础驱动端
08
IBIS模型获取与验证
从厂商获取模型 · 模型一致性检查
IBIS模型获取
09
DDR4 ODT片上端接
原理 · 模型以及仿真设置
DDR4ODT
10
DDR4 DQ/DQS/DM信号特点分析。
DDR4 DQ/DQS/DM信号特点分析 · 核心概念 · 实践要点
DDR4DQ/DQS/DM
11
DDR4地址/控制信号时序分析。
DDR4地址/控制信号时序分析 · 核心概念 · 实践要点
DDR4地址
12
主流时序仿真工具介绍
HyperLynx · Sigrity · ADS
主流时序仿真工具…HyperLynx
13
仿真环境搭建
IBIS模型导入 · 拓扑定义 · 激励设置
仿真环境搭建IBIS
14
DDR4 Read操作时序仿真实战。
DDR4 Read操作时序仿真实战 · 核心概念 · 实践要点
DDR4Read
15
DDR4 Write操作时序仿真实战。
DDR4 Write操作时序仿真实战 · 核心概念 · 实践要点
DDR4Write
16
源同步时序分析
DQS与DQ相对延迟 · 对齐
源同步时序分析DQS
17
时钟偏移Clock Skew仿真分析与补偿。
时钟偏移Clock Skew仿真分析与补… · 核心概念 · 实践要点
ClockSkew
18
信号完整性效应
反射 · 串扰 · 过冲的仿真
信号完整性效应反射
19
时序裕量计算
setup margin · hold margin
时序裕量计算setup
20
典型DDR4设计案例
从模型到仿真对比
DDR4典型
21
IBIS模型精度
仿真结果与实测结果对比分析
IBIS模型精度
22
高速PCB布局对时序的影响
走线长度匹配
PCB高速
23
仿真与测试的闭环验证方法。
仿真与测试的闭环验证方法 · 核心概念 · 实践要点
仿真测试的闭环验证方…
24
温度与电压变化对时序的影响仿真。
温度与电压变化对时序的影响仿真 · 核心概念 · 实践要点
温度电压变化对时序的…
25
DDR4信号端接策略
VTT · VREF设置仿真
DDR4信号端接策略
26
多片DDR4拓扑结构仿真
T型拓扑与fly-by拓扑
DDR4多片
27
DDR4内存控制器侧时序仿真要点。
DDR4内存控制器侧时序仿真要点 · 核心概念 · 实践要点
DDR4内存控制器侧时序…
28
时序仿真报告撰写与解读规范。
时序仿真报告撰写与解读规范 · 核心概念 · 实践要点
时序仿真报告撰写解读规范
29
常见DDR4时序问题debug案例与解决方法。
常见DDR4时序问题debug案例与解决… · 核心概念 · 实践要点
DDR4debug
30
DDR5与IBIS-AMI发展趋势展望。
DDR5与IBIS-AMI发展趋势展望 · 核心概念 · 实践要点
DDR5IBIS-AMI