VIP20
本课程属于：021-DDR4时序训练与ODT配置 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

协议分析仪调试DDR4时序问题实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR4内存技术概述与演进
DDR4内存技术概述与演进 · 核心概念 · 实践要点
DDR4内存技术概述
02
协议分析仪基础知识与选型
协议分析仪基础知识与选型 · 核心概念 · 实践要点
协议分析仪基础知…选型
03
DDR4信号分组详解
命令 · 地址 · 数据
DDR4信号分组详解
04
关键时序参数
tCL · tRCD · tRP
关键时序参数tCL
05
DDR4初始化流程与状态机
DDR4初始化流程与状态机 · 核心概念 · 实践要点
DDR4初始化流程
06
读操作时序分析与波形解读
读操作时序分析与波形解读 · 核心概念 · 实践要点
读操作时序分析波形解读
07
写操作时序分析与波形解读
写操作时序分析与波形解读 · 核心概念 · 实践要点
写操作时序分析波形解读
08
DQS与DQ的关系
相位对齐与走线长度
DQSDQ
09
时钟信号
差分时钟 · PLL · 抖动分析
时钟信号差分时钟
10
命令总线时序
ACT · RD · WR
命令总线时序ACT
11
地址总线时序与bank管理
地址总线时序与bank管理 · 核心概念 · 实践要点
bank地址总线时序
12
数据总线时序与数据眼图
数据总线时序与数据眼图 · 核心概念 · 实践要点
数据总线时序数据眼图
13
ODT（片内终结）原理与配置
ODT（片内终结）原理与配置 · 核心概念 · 实践要点
ODT片内终结
14
ZQ校准流程与时序影响
ZQ校准流程与时序影响 · 核心概念 · 实践要点
ZQ校准流程
15
读写均衡（Read/Write Leveling）
读写均衡（Read/Write Leve… · 核心概念 · 实践要点
Read/WriteLeveling
16
协议分析仪连接与探头设置
协议分析仪连接与探头设置 · 核心概念 · 实践要点
协议分析仪连接探头设置
17
协议分析仪触发条件设置技巧
协议分析仪触发条件设置技巧 · 核心概念 · 实践要点
协议分析仪触发条…重点
18
DDR4协议解码配置与数据解析
DDR4协议解码配置与数据解析 · 核心概念 · 实践要点
DDR4协议解码配置
19
波形分析
时序违规检测与定位
波形分析时序违规检测
20
眼图测量与裕量分析
眼图测量与裕量分析 · 核心概念 · 实践要点
眼图测量裕量分析
21
抖动分析与来源排查
抖动分析与来源排查 · 核心概念 · 实践要点
抖动分析来源排查
22
信号完整性
反射 · 串扰 · 过冲
信号完整性反射
23
电源噪声对DDR时序的影响
电源噪声对DDR时序的影响 · 核心概念 · 实践要点
DDR电源噪声对
24
温度变化对时序裕量的影响
温度变化对时序裕量的影响 · 核心概念 · 实践要点
温度变化对时序裕…重点
25
实际案例1
初始化失败调试
实际案例1初始化失败调试
26
实际案例2
读写数据错误排查
实际案例2读写数据错误排查
27
实际案例3
高速模式下不稳定调试
实际案例3高速模式下不稳定…
28
BIOS/SPD配置对时序的影响
BIOS/SPD配置对时序的影响 · 核心概念 · 实践要点
BIOS/SPD配置对时序的影响
29
仿真与实测对比验证方法
仿真与实测对比验证方法 · 核心概念 · 实践要点
仿真实测对比验证方法
30
总结
DDR4调试流程与最佳实践
DDR4调试流程