VIP20
本课程属于：020-MIPI D-PHY眼图与Lane校准 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

高速D-PHY信号完整性设计指南

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
D-PHY概述
D-PHY标准演变 · MIPI联盟背景 · D-PHY在移动设备中的核心地位
D-PHY标准演变
02
D-PHY物理层基础
数据通道与时钟通道结构 · 高速模式与低功耗模式差异
D-PHY物理层基础
03
信号完整性基本概念
反射 · 串扰 · 阻抗匹配
信号完整性基本概…反射
04
传输线理论速成
特性阻抗 · 传播延迟 · 微带线与带状线区别
传输线理论速成特性阻抗
05
D-PHY电气特性详解
差分电压摆幅 · 共模电压 · 摆率要求
D-PHY电气特性详解
06
D-PHY时序参数
UI定义 · 数据-时钟相位关系 · 建立保持时间
D-PHY时序参数
07
高速差分对设计规则
差分阻抗计算 · 线宽线距选择 · 偶模与奇模阻抗匹配
高速差分对设计规…差分阻抗计算
08
PCB层叠与参考平面
参考平面连续性 · 电源/地平面噪声 · 回流路径优化
PCB层叠
09
过孔对信号完整性的影响
过孔残桩 · 过孔阻抗不连续 · 背钻技术
过孔对信号完整性…过孔残桩
10
D-PHY布线通用准则
等长要求 · 长度匹配容差 · 避免90度拐角
D-PHY布线通用准则
11
差分对内等长与对间等长
skew控制方法 · 蛇形线设计 · 补偿策略
差分对内等长对间等长
12
D-PHY时钟通道特殊设计
时钟信号源端匹配 · 时钟与数据对齐 · 时钟抖动抑制
D-PHY时钟通道特殊设计
13
低功耗模式（LP）信号完整性
LP模式下驱动强度 · 上下拉电阻 · 摆率控制
LP低功耗模式
14
高速模式（HS）与LP模式转换
模式切换时序 · 共模电压切换 · 避免误触发
HSLP
15
端接与匹配网络设计
源端串联匹配 · 远端并联匹配 · AC耦合电容选择与布局
端接匹配网络设计
16
电源完整性（PI）基础
PI与SI的关系 · 去耦电容网络 · PDN阻抗目标
PI电源完整性
17
D-PHY专用电源设计
低噪声LDO选择 · 电源滤波 · 分区供电策略
D-PHY专用电源设计
18
EMI/EMC考虑
差分信号共模辐射 · 屏蔽与滤波 · 布局避免交叉
EMI/EMC考虑
19
串扰分析与防护
紧耦合与松耦合对比 · 3W原则 · 保护地线
串扰分析防护
20
D-PHY接收端电路结构
差分放大器 · 均衡器 · CDR基本原理
D-PHY接收端电路结构
21
D-PHY发送端电路结构
预加重 · 去加重 · 输出级设计要点
D-PHY发送端电路结构
22
信号完整性仿真基础
使用SPICE或IBIS模型 · S参数提取 · 时域与频域分析
信号完整性仿真基…SPICE
23
D-PHY通道仿真实例
搭建差分通道模型 · 眼图仿真 · 抖动分离
D-PHY通道仿真实例
24
D-PHY测试与测量
示波器设置 · 差分探头使用 · 眼图模板
D-PHY测试
25
常见故障排查
短距离失效 · 长距离衰减 · 参考平面分割
常见故障排查短距离失效
26
D-PHY长距离传输挑战
均衡技术 · 中继器 · 重定时器方案
D-PHY长距离传输挑战
27
D-PHY布局实例分析
lane D-PHY布局示例 · 关键节点关注 · 层堆叠推荐
D-PHY布局实例分析
28
多通道同步设计
多lane之间skew控制 · 时钟分配 · 相位偏移补偿
多通道同步设计lane
29
设计检查清单与DFM
SI设计检查表 · 可制造性考虑 · via tenting
DFM设计检查清单
30
未来趋势与高级话题
D-PHY v2.0/v3.0变化 · C-PHY对比 · 10Gbps+设计方向
未来趋势高级话题