首页
›
高速接口与互连
›
017-SerDes参考时钟与抖动预算
›
《低抖动时钟产生LC-VCO设计实践》
VIP20
本课程属于:017-SerDes参考时钟与抖动预算
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
低抖动时钟产生LC-VCO设计实践
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
低抖动时钟基础
时钟抖动与相位噪声概念 · 来源及对系统的影响
低抖动时钟基础
时钟抖动
02
LC-VCO基本原理
LC谐振腔 · 负阻补偿 · 振荡起振条件
LC-VCO
基本原理
03
交叉耦合LC-VCO拓扑
NMOS only · PMOS only · 互补型结构对比
LC-VCO
交叉耦合
04
相位噪声模型(一)
Lesson's模型推导与关键参数
相位噪声模型
Lesson
05
相位噪声模型(二)
线性时变模型(LTV)与噪声整形
相位噪声模型
LTV
06
抖动与时域性能
抖动定义 · 分类(随机/确定性) · 与相位噪声的转换关系
抖动
时域性能
07
电感设计(一)
片上螺旋电感结构 · Q值优化 · 自谐振频率
电感设计
片上螺旋电感结构
08
电感设计(二)
对称电感 · 差分电感 · 电磁仿真要点
电感设计
对称电感
09
可变电容设计
MOS变容管 · 开关电容阵列 · 调谐线性度
可变电容设计
MOS
10
尾电流源噪声分析
电流源热噪声 · 闪烁噪声对VCO相位噪声的影响
尾电流源噪声分析
电流源热噪声
11
电源噪声抑制技术
片上LDO选择 · 去耦电容布局 · 电源纹波影响
电源噪声抑制技术
LDO
12
输出缓冲器设计
驱动能力 · 附加抖动 · 差分转单端方案
输出缓冲器设计
驱动能力
13
差分时钟输出结构
共模抑制 · 占空比校正
差分时钟输出结构
共模抑制
14
频率调谐覆盖设计
KVCO计算 · PVT变化补偿 · 数字辅助调谐
频率调谐覆盖设计
KVCO
15
PLL中的LC-VCO
环路滤波器设计 · 环路带宽与抖动传递函数
PLL
LC-VCO
16
片上测试辅助电路
分频器 · 鉴相器 · 串行接口设计
片上测试辅助电路
分频器
17
版图设计要点
差分对称布局 · 关键节点的走线匹配 · 寄生提取
版图设计要点
差分对称布局
18
衬底噪声隔离
保护环 · 深N阱 · 隔离岛技术
衬底噪声隔离
保护环
19
电感屏蔽与衬底损耗
屏蔽结构设计 · 涡流效应抑制
电感屏蔽
衬底损耗
20
温度补偿技术
温度系数补偿电路 · 带隙参考结合
温度补偿技术
温度系数补偿电路
21
工艺角与蒙特卡洛分析
PVT仿真方法 · 统计良率评估
工艺角
蒙特卡洛分析
22
相位噪声测量方法
频谱仪测量 · 互相关法 · 时间间隔分析仪
相位噪声测量方法
频谱仪测量
23
抖动分解与眼图
随机抖动 · 确定性抖动 · 占空比失真
抖动分解
眼图
24
注入锁定现象
注入锁定原理 · 对VCO相位噪声的影响
注入锁定现象
注入锁定原理
25
多相时钟产生
正交VCO(QVCO) · 多相滤波技术
多相时钟产生
VCO
26
低功耗设计技术
电流复用 · 自适应偏置 · 降低电源电压
低功耗设计技术
电流复用
27
频率校准与自校准
前台校准 · 后台校准 · 数字锁定检测
频率校准
自校准
28
先进工艺挑战
FinFET器件特性 · 先进CMOS工艺下的VCO设计
先进工艺挑战
FinFET
29
设计实例(一)
10GHz低抖动VCO规格制定与架构…
设计实例
GHz
30
设计实例(二)
从原理图到版图的全流程设计 · 仿真优化与测试方案
设计实例
从原理图到版图的…
所属VIP或分类
同VIP:BERT误码率与抖动测试实用教程
同VIP:BERT误码率测试与抖动分析实操
同VIP:CDR锁定过程与抖动容忍度案例