VIP20
本课程属于：016-SerDes CDR锁定与抖动测试 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

CDR环路锁定与系统仿真验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
CDR概述
什么是CDR · CDR在数字通信中的重要性 · CDR环路的基本结构
CDR什么是
02
锁相环基础
PLL的经典结构 · 相位检测器 · 环路滤波器
锁相环基础PLL
03
CDR系统架构
线性CDR与非线性（Bang-Ban… · 主要应用场景
CDR系统架构
04
相位检测器（PD）
乘法器PD · 异或PD · 鉴频鉴相器（PFD）的工作原理与输出…
PD相位检测器
05
环路滤波器（LF）
无源RC滤波器 · 有源滤波器 · 电荷泵滤波器的设计要点
LF环路滤波器
06
压控振荡器（VCO）
LC振荡器与环形振荡器的结构 · 调谐特性 · 相位噪声
VCO压控振荡器
07
分频器设计
整数分频 · 小数分频 · 多模分频器（MMD）的实现与挑战
分频器设计整数分频
08
锁定过程解析
频率捕获过程 · 相位捕获过程 · 锁定判定的数学描述
锁定过程解析频率捕获过程
09
锁定检测器
基于边沿计数 · 相位误差积分的锁定指示 · 失锁报警机制
锁定检测器基于边沿计数
10
抖动与相位噪声
抖动定义（TJ · DJ · RJ）
抖动相位噪声
11
抖动传递函数
闭环传递函数的推导 · 带宽对抖动传递的影响
抖动传递函数闭环传递函数的推…
12
抖动容限
眼图闭合过程 · BER浴盆曲线 · 抖动容限测试方法
抖动容限眼图闭合过程
13
环路带宽优化
带宽对锁定时间 · 抖动抑制 · 稳定性的权衡
环路带宽优化带宽对锁定时间
14
环路阶数特性
一阶 · 二阶 · 三阶环路的时域与频域响应差异
环路阶数特性一阶
15
稳定性分析
相位裕度 · 增益裕度 · 奈奎斯特判据在CDR环路中的应用
稳定性分析相位裕度
16
频率锁定范围
VCO调谐范围限制 · 频率辅助锁定技术（如FLL）
频率锁定范围VCO
17
初始相位对齐
数据与时钟的相位初始化 · 自适应相位调整算法
初始相位对齐数据
18
数据边沿检测
过零点检测 · 数据转换检测（DD）的实现 · 对抖动敏感度
数据边沿检测过零点检测
19
半速率与全速率CDR
不同速率架构的时序约束 · 功耗与面积对比
CDR半速率
20
数字CDR基础
数字鉴相（TDC） · 数字环路滤波器 · 数控振荡器（DCO）
CDR数字
21
全数字CDR（ADPLL）
时间数字转换器 · 数字控制振荡器 · 全数字锁定算法
CDRADPLL
22
模拟与数字CDR对比
模拟CDR的连续特性 vs 数字CD…
CDR模拟
23
CDR的FPGA实现
Verilog RTL设计要点 · 仿真验证与板上测试技巧
CDRFPGA
24
CDR的片上实现
工艺偏差影响 · 布局布线注意事项 · 电源噪声抑制
CDR的片上实现
25
CDR测试与验证
测试向量生成 · 眼图测量 · BER扫描
CDR测试
26
CDR标准要求
PCIe · SATA · USB
CDR标准要求
27
锁定时间优化
快速锁定技术（如频率辅助 · 自适应带宽 · 注入锁定）
锁定时间优化快速锁定技术
28
抗噪声设计
电源噪声 · 衬底噪声 · 共模噪声对环路的影响及改善方法
抗噪声设计电源噪声
29
CDR仿真方法
时域瞬态仿真 · 频域PSS/Pnoise仿真 · 行为级模型（Verilog-A）
CDR仿真方法
30
CDR设计实例
从规格定义到流片验证的完整流程 · 关键设计决策与经验教训
CDR设计实例