VIP20
本课程属于：014-TSN时间同步与工业以太网 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PLL时钟约束与静态时序分析

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
时序约束与PLL概述
数字电路时序的重要性 · PLL在系统中的作用
PLL时序约束
02
时序分析基础
建立时间 · 保持时间 · 传播时延的概念
时序分析基础建立时间
03
时序路径分类
输入路径 · 内部路径 · 输出路径的分析方法
时序路径分类输入路径
04
时钟定义
create_clock命令 · 时钟周期 · 波形
时钟定义create
05
时钟不确定性
clock uncertainty · 抖动(jitter)与偏斜(skew…
时钟不确定性clock
06
时钟延迟
set_clock_latency · 源延迟(source latency…
时钟延迟set
07
输入延迟约束
set_input_delay · 相对于时钟的建立/保持要求
输入延迟约束set
08
输出延迟约束
set_output_delay · 外部负载对输出时序的影响
输出延迟约束set
09
虚假路径
set_false_path · 用于排除不关心的时序路径
虚假路径set
10
多周期路径
set_multicycle_pat… · 处理跨周期数据传递
多周期路径set
11
时钟分组
set_clock_groups · 异步时钟域的处理方法
时钟分组set
12
时序例外补充
set_max_delay · set_min_delay的应用场景
时序例外补充set
13
异步复位与同步复位
复位信号的时序约束方法
异步复位同步复位
14
SDC文件语法
SDC基本命令 · 注释格式 · 变量引用
SDC文件语法
15
时序报告解读
理解Slack值 · setup/hold违例分析
时序报告解读Slack
16
PLL基本原理
锁相环内部结构 · VCO · 鉴频鉴相器
PLL基本原理
17
PLL主要参数
VCO频率范围 · 相位噪声 · 锁定时间
PLL主要参数
18
PLL配置寄存器
以典型FPGA为例 · 寄存器映射与配置流程
PLL配置寄存器
19
PLL时钟网络
全局时钟 · 区域时钟 · I/O时钟的分配与约束
PLL时钟网络
20
PLL动态重配置
通过寄存器动态调整频率与相位
PLL动态重配置
21
时序约束与PLL联合设计
为PLL输出时钟添加正确的约束
PLL时序约束
22
时钟树综合
时钟树结构 · 缓冲器插入 · 平衡原则
时钟树综合时钟树结构
23
静态时序分析流程
使用STA工具进行全芯片分析
静态时序分析流程STA
24
跨时钟域同步
CDC问题 · 同步器设计 · 异步FIFO实现
跨时钟域同步CDC
25
实战案例1
单时钟域简单设计 · 完整SDC编写与STA验证
实战案例1单时钟域简单设计
26
实战案例2
多时钟域设计 · 使用PLL产生多个时钟并约束
实战案例2多时钟域设计
27
实战案例3
高速接口（如DDR）的时序约束与PL…
实战案例3DDR
28
实战案例4
PLL动态重配置实现频率扫描 · 实时调整
实战案例4PLL
29
常见问题与调试技巧
时序违例解决思路 · PLL锁定失败分析
常见问题调试技巧
30
总结与进阶方向
时序约束自动化脚本 · 先进PLL技术展望
进阶方向时序约束自动化脚…