首页
›
高速接口与互连
›
013-千兆以太网吞吐与丢包排查
›
《RGMII时钟偏移与时序约束调试》
VIP20
本课程属于:013-千兆以太网吞吐与丢包排查
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
RGMII时钟偏移与时序约束调试
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
RGMII接口概述
RGMII信号定义 · 时序标准
RGMII
接口概述
02
时钟偏移基本概念
什么是时钟偏移 · 对数据采样的影响
时钟偏移基本概念
什么是时钟偏移
03
RGMII时钟与数据关系
源同步传输 · DDR双沿采样
RGMII
时钟
04
RGMII时序参数详解
Tclk · Tdata · Skew
RGMII
时序参数详解
05
时序分析基础
建立时间 · 保持时间与裕量计算
时序分析基础
建立时间
06
SDC约束入门
create_clock · set_input_delay · set_output_delay
SDC
约束入门
07
RGMII TX时序约束
时钟创建与输出延迟约束方法
RGMII
TX
08
RGMII RX时序约束
虚拟时钟与输入延迟约束方法
RGMII
RX
09
时钟偏移的来源(一)
PCB走线长度差异与阻抗不连续
时钟偏移的来源
PCB
10
时钟偏移的来源(二)
FPGA内部PLL抖动 · 全局时钟网络偏差
时钟偏移的来源
FPGA
11
片上时钟偏移
时钟树综合 · 区域时钟分配
片上时钟偏移
时钟树综合
12
片外时钟偏移
连接器 · 电缆 · 温度影响
片外时钟偏移
连接器
13
静态时序分析工具
Vivado与Quartus时序引擎…
静态时序分析工具
Vivado
14
时序分析报告解读
RGMII路径的Setup/Hold…
时序分析报告解读
RGMII
15
仿真验证方法
Testbench中注入偏移 · 观察采样窗口
仿真验证方法
Testbench
16
实测调试工具
示波器测量眼图与skew方法
实测调试工具
skew
17
逻辑分析仪调试
触发条件设置 · 数据捕获窗口
逻辑分析仪调试
触发条件设置
18
硬件调校手段
可调延迟线 · 蛇形走线 · 阻抗匹配
硬件调校手段
可调延迟线
19
软件调校手段
Xilinx IDELAY/ODEL…
软件调校手段
Xilinx
20
Altera器件时钟偏移调整
DDIO · 动态延迟控制
Altera
器件时钟偏移调整
21
SDC中指定时钟偏移
set_clock_uncertai…
SDC
指定时钟偏移
22
自动延迟扫描
Tcl脚本实现最佳采样点搜索
自动延迟扫描
Tcl
23
RGMII千兆以太网实战案例
FPGA端时序收敛
RGMII
千兆以太网实战案…
24
常见问题分析
数据毛刺 · 偶发丢包 · 误码率升高
常见问题分析
数据毛刺
25
调试思维框架
从现象到根源的逐步排查流程
调试思维框架
从现象到根源的逐…
26
温度与电压影响
跨PVT的时序稳健性验证
温度
电压影响
27
多速率RGMII处理
10/100/1000M自适应时偏移…
RGMII
多速率
28
高级话题
DDR接口与RGMII偏移的关联性
高级话题
DDR
29
RGMII设计检查清单
约束 · 仿真 · 实测闭环
RGMII
设计检查清单
30
总结与经验
一位工程师的RGMII调试心法
经验
RGMII
所属VIP或分类
同VIP:EMI整改:屏蔽接地与布局优化实战
同VIP:FEC与ARQ纠错重传机制开发调试
同VIP:PHY芯片输出眼图验证与一致性测试从入门到精通