VIP20
本课程属于：012-RGMII RMII时序与PCB约束 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

MII/RMII时序约束对比与接口选型

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
MII接口概述
标准MII接口的定义 · 信号线说明 · 应用场景
MII接口概述
02
MII信号定义与功能
TXD · RXD · TX_EN
MII信号定义
03
MII时钟与数据时序基础
时钟频率25MHz/2.5MHz · 数据与时钟的相位关系
MII时钟
04
MII发送时序分析（TX）
发送数据在TX_CLK上升沿对齐 · 建立保持时间要求
MIITX
05
MII接收时序分析（RX）
接收数据与RX_CLK的时序关系 · 参考时钟抖动影响
MIIRX
06
MII管理接口时序（MDIO/MDC）
MDC时钟频率 · MDIO数据采样边沿 · 读写时序
MIIMDIO/MDC
07
MII时序参数详解
Tsetup · Thold · Tclock
MII时序参数详解
08
MII典型时序图解读
完整发送/接收周期波形图 · 标出关键时序窗口
MII典型时序图解读
09
MII布线注意事项与信号完整性
等长走线 · 阻抗匹配 · 串扰抑制
MII布线注意事项
10
MII时序约束设置（FPGA/ASIC）
使用SDC约束输入输出延迟 · 多周期路径
MIIFPGA/ASIC
11
RMII接口概述
简化MII的动机 · 信号数量减半 · 50MHz时钟参考
RMII接口概述
12
RMII信号定义与功能
TXD[1:0] · RXD[1:0] · TX_EN
RMII信号定义
13
RMII时钟频率与数据率关系
50MHz时钟 · 2位宽数据传输 · 10/100Mbps映射
RMII时钟频率
14
RMII发送时序分析
TX_EN与TXD在REF_CLK上… · 数据变化窗口
RMII发送时序分析
15
RMII接收时序分析
CRS_DV与RXD的时序 · 支持10Mbps时的采样方式
RMII接收时序分析
16
MII与RMII时序对比（关键差异）
时钟频率 · 数据宽度 · 信号数量
MIIRMII
17
MII与RMII时钟方案对比
独立时钟vs共享参考时钟 · 时钟抖动影响
MIIRMII
18
MII与RMII信号数量对比
16信号vs 9信号 · 布线复杂度与PCB层数影响
MIIRMII
19
MII与RMII时序裕量对比
相同速率下两种接口的时序预算分析
MIIRMII
20
MII与RMII功耗对比
信号翻转率 · I/O驱动强度 · 时钟频率对功耗的影响
MIIRMII
21
10/100Mbps模式下时序对比
不同速率下时钟 · 数据时序参数变化
Mbps10
22
不同PHY芯片实测时序差异
常见PHY芯片（如LAN8720 · DP83848）实测数据
PHY不同
23
时序违规常见问题与调试方法
建立时间不足 · 保持时间冲突 · 时钟抖动过大
时序违规常见问题调试方法
24
使用示波器测量MII/RMII时序
探头选择 · 触发设置 · 测量Tsetup/Thold步骤
MII/RMII使用示波器测量
25
时序仿真与验证方法
使用ModelSim/Vivado进… · 对比理想与实标
时序仿真验证方法
26
混合使用MII/RMII的设计策略
系统中同时存在两种接口时的同步与跨时…
MII/RMII混合使用
27
时序约束实战
FPGA案例 · 时序收敛过程
时序约束实战FPGA
28
时序优化技巧
调整输出延迟 · 插入相位偏移 · 使用DDR寄存器等
时序优化技巧调整输出延迟
29
未来趋势
RGMII · SGMII与MII/RMII对比 · 更少引脚的接口演进
未来趋势RGMII
30
总结与实战经验分享
个人项目中遇到的时序坑 · 选择建议 · 调试口诀
实战经验分享个人项目