VIP20

本课程属于：011-Ethernet MAC PHY接口调试 高速接口与互连 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

RGMII时钟数据Skew补偿与PCB约束

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

RGMII接口概述

定义 · 信号线 · 时序要求与数据速率

RGMII接口概述

RGMII时钟与数据关系

DDR双沿采样 · 时钟频率 · 数据眼图

Skew概念基础

什么是Skew？时钟Skew与数据S…

Skew概念基础

RGMII Skew产生原因

PCB走线长度差 · 工艺偏差 · 温度电压变化

信号完整性基础

反射 · 串扰 · 衰减对Skew的影响

信号完整性基础反射

RGMII时序规范解析

IEEE 802.3标准中的Setu…

RGMII时序规范解析

数据时钟对齐与失调

理想对齐 vs 实际偏差

数据时钟对齐失调

Skew测量方法

示波器眼图测量 · TDR测量 · 内置测试模式

Skew测量方法

如何从眼图中提取Skew信息

眼图分析Skew

静态时序分析(STA)基础

建立时间 · 保持时间与Skew关系

STA静态时序分析

RGMII输出端Skew补偿

调整TX数据相对于时钟的延迟

RGMII输入端Skew补偿

调整RX时钟相对于数据的延迟

可编程延迟链(PDL)原理

数字延迟单元 · 模拟延迟锁相环

PDL可编程延迟链

IDELAY与ODELAY使用

Xilinx/Intel FPGA中…

动态延迟校准

基于握手协议的实时调节方法

动态延迟校准基于握手协议的实…

固定延迟补偿

PCB走线等长匹配与蛇形走线设计

固定延迟补偿PCB

Skew预算分配

如何将总Skew分配到各个链路环节

Skew预算分配

IBIS模型 · 预布线仿真 · 后布线时序分析

仿真验证IBIS

板级设计约束

RGMII走线等长规则 · 参考层 · 阻抗控制

板级设计约束RGMII

时钟树优化

时钟源抖动 · 时钟缓冲器选择对Skew影响

时钟树优化时钟源抖动

温度与电压补偿

扩展温度范围下的补偿策略

温度电压补偿

多通道Skew一致性

多个RGMII接口之间的对齐问题

自动校准算法

基于训练序列的自动延迟调整

自动校准算法基于训练序列的自…

硬件调试技巧

测试点设计 · 逻辑分析仪抓取数据眼图

硬件调试技巧测试点设计

常见问题案例

因为Skew导致的数据错位 · CRC错误

常见问题案例Skew

与SGMII/QSGMII对比

不同接口的Skew处理差异

SGMII/QSGMII对比

高速设计中的抖动与Skew关系

随机抖动 · 确定性抖动

Skew高速设计

补偿后的验证方法

BER测试 · 眼图余量测试

补偿后的验证方法BER

基于FPGA的RGMII对PHY芯片…

设计实例FPGA

总结与最佳实践

设计检查清单 · 常见误区

最佳实践设计检查清单