VIP20
本课程属于：011-Ethernet MAC PHY接口调试 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RGMII接口时序偏移与驱动校准

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
RGMII接口基础
RGMII定义 · 信号组（TX_CLK · TX_CTL
RGMII接口基础
02
时序参数详解
setup time · hold time · clock-to-output de…
时序参数详解setup
03
时序偏移（Skew）的物理成因
PCB走线不等长 · 过孔阻抗不连续 · 温度梯度
Skew时序偏移
04
RGMII特有的DDR双沿采样约束
数据与时钟的相位关系（中心对齐 vs… · Tsu/Th要求
RGMIIDDR
05
静态时序分析（STA）基础
RGMII路径的建立时间检查 · 保持时间检查公式 · 裕量计算
STA静态时序分析
06
内部可编程延迟单元（IDELAY）
以Xilinx 7系列为例 · IDELAYE2原语的使用方法 · 延迟分辨率
IDELAY内部可编程延迟单…
07
外部延迟芯片选型
常用芯片（如SY10E195 · MC100EP195） · 接口
外部延迟芯片选型SY10E195
08
PCB走线长度匹配策略
等长规则（标准差≤50mil） · 差分对内的P/N等长 · 数据组内等长
PCB走线长度匹配策略
09
时钟相位调整
利用PLL/MMCM调整时钟相位 · 动态相位步进（DPS）的用法
时钟相位调整PLL/MMCM
10
软件可编程延时方法
通过SPI/I2C配置外部延迟芯片 · FPGA内部动态重配置IDELAY
软件可编程延时方…SPI/I2C
11
时序仿真工具
ModelSim/Vivado Si… · Tcl脚本自动生成测试向量
时序仿真工具ModelSim/Viv…
12
时序约束文件编写
SDC/XDC中create_clo… · set_input_delay/se…
时序约束文件编写SDC/XDC
13
眼图测量与分析
示波器测试RGMII信号的眼图模板 · EyeMask参数解读
眼图测量分析
14
实际调试-示波器方法
使用差分探头测量TX/RX数据与时钟 · 手动测量skew并记录
实际调试示波器方法
15
实际调试-逻辑分析仪方法
触发RGMII帧头 · 捕获眼图 · 统计误码率
实际调试逻辑分析仪方法
16
常见问题1
数据眼图闭合——原因分析（走线过长 · 串扰） · 检查步骤
常见问题1数据眼图闭合
17
常见问题2
时钟抖动过大——电源去耦 · 时钟源选择 · PLL配置优化
常见问题2时钟抖动过大
18
常见问题3
跨时钟域（CDC）问题——RGMII… · 异步FIFO使用
常见问题3CDC
19
案例1
某FPGA+Marvel PHY的R…
案例1FPGA+Marvel
20
案例2
千兆交换机设计中多端口RGMII时序…
案例2RGMII
21
案例3
高速背板上的RGMII——考虑连接器 · 过孔 · 板材损耗的预加重策略
案例3RGMII
22
不同厂商器件对比
Xilinx vs. Intel F… · Altera DQS延时模块
不同厂商器件对比Xilinx
23
自动校准时序（Auto-Calibration）
利用PRBS码型自动调整IDELAY…
Auto-Calibra…自动校准时序
24
动态时序调整（Dynamic Tuning）
在运行中周期性地监测skew并微调 · 应对温漂
DynamicTuning
25
硬件设计检查清单
原理图和PCB布局的关键项（参考时钟 · 端接电阻 · 耦合电容）
硬件设计检查清单PCB
26
软件驱动中的时序配置
Linux DTS中phy-mode… · mac-bus-width · delay-group等参数
软件驱动时序配置
27
集成测试流程
从单板电源上电到link up的全步… · 重点测试项
集成测试流程link
28
故障排除步骤
10步系统化排查方法（测量时钟 · 检查约束 · 验证IDELAY值等）
故障排除步骤10步系统化排查…
29
高级话题
多通道RGMII（QSGMII · SGMII转换） · SerDes绕线对时序的影响
高级话题RGMII
30
总结与最佳实践
经验法则 · 常见陷阱回顾 · 推荐的设计验证流程
最佳实践经验法则