VIP20
本课程属于：011-Ethernet MAC PHY接口调试 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

MII/RMII接口时序与系统集成验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
MII接口概述
定义 · 历史 · 应用场景
MII接口概述
02
RMII接口概述
定义 · 为何需要RMII · 与MII的关系
RMII接口概述
03
MII信号详解
TX_CLK · RX_CLK · TXD[3:0]
MII信号详解
04
RMII信号详解
REF_CLK · TXD[1:0] · RXD[1:0]
RMII信号详解
05
MII时钟与同步
时钟频率 · 相位关系 · 同步机制
MII时钟
06
RMII时钟与同步
50MHz参考时钟 · 数据采样
RMII时钟
07
MII数据路径
发送数据流 · 接收数据流
MII数据路径
08
RMII数据路径
50MHz下的数据采样与复用
RMII数据路径
09
MII控制信号
TX_EN · RX_DV · CRS
MII控制信号
10
RMII控制信号
TX_EN · CRS_DV · RX_ER等
RMII控制信号
11
MII管理接口
MDC/MDIO协议 · 读写操作 · 寄存器访问
MII管理接口
12
RMII管理接口
同样使用MDC/MDIO · 与MII兼容
RMII管理接口
13
MII帧格式
前导码 · SFD · 数据
MII帧格式
14
RMII帧格式
与MII兼容 · 但数据宽度不同
RMII帧格式
15
MII时序要求
建立时间 · 保持时间 · 输出延迟
MII时序要求
16
RMII时序要求
与MII的差异
RMII时序要求
17
MII电气特性
电压 · 驱动能力 · 端接
MII电气特性
18
RMII电气特性
与MII的兼容性
RMII电气特性
19
MII与RMII的互操作性
如何桥接
MIIRMII
20
MII/RMII的PCB布局设计
信号完整性 · 等长布线
MII/RMIIPCB
21
MII/RMII的常见问题
数据错位 · 时钟抖动 · 丢包
MII/RMII的常见问题
22
MII/RMII调试技巧
示波器测量 · 逻辑分析仪抓取
MII/RMII调试技巧
23
MII/RMII的FPGA实现
Xilinx/Intel IP核使用
MII/RMIIFPGA
24
MII/RMII的MAC与PHY连接
典型电路
MII/RMIIMAC
25
MII/RMII的自动协商与链路检测。
MII/RMII的自动协商与链路检测 · 核心概念 · 实践要点
MII/RMII的自动协商
26
MII/RMII的功耗与性能比较。
MII/RMII的功耗与性能比较 · 核心概念 · 实践要点
MII/RMII的功耗
27
MII/RMII的扩展
GMII · RGMII · SGMII等
MII/RMII的扩展
28
MII/RMII的测试标准
IEEE 802.3相关条款
MII/RMII的测试标准
29
MII/RMII的实战案例
以太网接口设计
MII/RMII的实战案例
30
MII/RMII的未来发展
更高速度的接口演进
MII/RMII的未来发展