VIP20
本课程属于：003-PCIe DMA驱动与吞吐优化 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

硬件平台案例：Xilinx DMA Bridge

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DMA技术概述
DMA原理 · DMA与CPU交互 · DMA应用场景（外设到内存
DMA技术概述
02
Xilinx DMA IP概览
AXI DMA · AXI CDMA · AXI MCDMA
XilinxDMA
03
AXI4-Stream协议详解
TVALID/TREADY握手 · 数据包格式 · TLAST信号
AXI4-Stream协议详解
04
AXI4-Lite总线
寄存器读写 · 地址映射 · 响应信号
AXI4-Lite总线
05
AXI4-Full总线
突发传输 · 地址增长 · 数据重排
AXI4-Full总线
06
Xilinx AXI DMA IP核配置
数据宽度 · 缓冲长度 · 地址模式
XilinxAXI
07
AXI DMA Scatter-Gather机制
描述符链 · 地址列表 · 中断节流
AXIDMA
08
AXI DMA Simple模式与SG模式对比
寄存器配置差异 · 适用场景 · 内存开销
AXIDMA
09
AXI CDMA（中央DMA）配置
内存搬运 · Cache一致性 · 多通道仲裁
AXICDMA
10
AXI MCDMA（多通道DMA）应用
多路数据流分发 · 通道优先级 · 带宽分配
AXIMCDMA
11
AXI VDMA（视频DMA）基础
帧缓冲 · 地址重算 · 同步信号
AXIVDMA
12
VDMA帧缓冲管理与乒乓操作
双缓冲 · 三缓冲 · 帧同步
VDMA帧缓冲管理
13
DMA Bridge设计前提
系统架构 · 时钟域 · 复位策略
DMABridge
14
Vivado Block Design集成DMA
IP核例化 · 自动化连接 · 地址分配
VivadoBlock
15
AXI SmartConnect vs AXI Interconnect
延迟 · 面积 · 自动时钟域转换
AXISmartConnect
16
DMA中断系统设计
中断控制器（GIC） · 中断号分配 · 中断处理流程（ISR）
DMA断系统设计
17
DMA描述符管理与内存池
环形缓冲区 · 链表 · 描述符预分配
DMA描述符管理
18
带Cache的DMA传输问题
Cache一致性协议 · dma_map_single · 非缓存区域
CacheDMA
19
Linux DMA Engine框架
dmaengine API · dma_slave_config · dma_async_tx_callb…
LinuxDMA
20
Xilinx DMA Linux驱动设计
平台驱动 · 设备树绑定 · IRQ处理
XilinxDMA
21
DMA裸机驱动开发
Xilinx SDK · XDma_* API · 轮询与中断模式
DMA裸机驱动开发
22
DMA性能基准测试
吞吐量测量 · 延迟测量 · CPU负载分析
DMA性能基准测试
23
多通道DMA同步传输
通道间同步 · 依赖描述符 · 全局中断聚合
DMA多通道
24
跨时钟域DMA设计
异步FIFO · CDC处理 · 多比特同步
DMA跨时钟域
25
DMA与外设（ADC/DAC/PCIe）对接
流控握手 · 数据打包 · 对齐约束
DMAADC/DAC/PCIe
26
高级DMA功能
描述符跳跃 · 通道链接 · CRC校验
DMA高级
27
DMA错误处理与调试
描述符错误 · AXI总线错误 · 超时处理
DMA错误处理
28
硬件调试方案
ILA抓取AXI信号 · Vivado Logic Analy… · SDK调试器
硬件调试方案ILA
29
实战项目1
基于AXI DMA的PCIe高速数据…
实战项目1AXI
30
实战项目2
多通道VDMA视频拼接与帧同步显示系…
实战项目2VDMA