VIP20
本课程属于：002-PCIe Gen4信号完整性验证 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PCB叠层设计与走线拓扑优化指南

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
PCB叠层设计概述
为什么需要叠层设计 · 核心概念 · 设计目标
PCB叠层设计概述
02
PCB材料选择
FR4 · 高频材料 · 材料特性（介电常数
PCB材料选择
03
叠层结构基础
信号层 · 电源层 · 地层
叠层结构基础信号层
04
叠层对称性原则
平衡结构 · 防止翘曲
叠层对称性原则平衡结构
05
阻抗控制基础
特性阻抗 · 差分阻抗 · 影响因素
阻抗控制基础特性阻抗
06
微带线与带状线
结构差异 · 适用范围 · 设计要点
微带线带状线
07
差分信号与差分阻抗
差分对定义 · 共模抑制 · 阻抗计算
差分信号差分阻抗
08
叠层厚度与层间距设计
介质厚度对阻抗和串扰的影响
叠层厚度层间距设计
09
电源完整性基础
PDN设计 · 电源平面 · 去耦电容布置
电源完整性基础PDN
10
地平面与回流路径
最小回路面积 · 参考平面连续性
地平面回流路径
11
过孔设计基础
过孔类型 · 寄生参数 · 过孔对信号的影响
过孔设计基础过孔类型
12
过孔回流通路
回流过孔 · 过孔地 · 减少电感
过孔回流通路回流过孔
13
走线拓扑类型
点对点 · 菊花链 · 星型
走线拓扑类型点对点
14
菊花链拓扑
适用场景 · 时序匹配 · 终结方式
菊花链拓扑适用场景
15
星型拓扑
时钟分配 · 等长设计 · 负载均衡
星型拓扑时钟分配
16
Fly-by拓扑
DDR4/DDR5推荐拓扑 · ODT · 信号质量
Fly-by拓扑
17
T型拓扑
分支结构 · 阻抗不连续 · 使用限制
T型拓扑分支结构
18
等长走线设计
时序要求 · 蛇形线 · 长度匹配
等长走线设计时序要求
19
差分对等长与等宽
对内等长 · 对间等长 · 耦合控制
差分对等长等宽
20
高速信号布线规则
3W规则 · 20H规则 · 参考平面
高速信号布线规则3W规则
21
串扰控制
间距 · 层间隔离 · 防护布线
串扰控制间距
22
电磁兼容性（EMC）设计
屏蔽 · 滤波 · 布局优化
EMC电磁兼容性
23
叠层设计的EMC考量
层叠顺序 · 平面分割 · 滤波电容
EMC叠层设计的
24
背板与连接器设计
连接器布线 · 差分对引出 · 过孔扇出
背板连接器设计
25
混合信号PCB叠层
模拟与数字分区 · 隔离地 · 共地处理
PCB混合信号
26
HDI（高密度互连）叠层设计
任意层互连 · 微孔 · 埋盲孔
HDI高密度互连
27
射频PCB叠层
高频材料 · 阻抗控制 · 隔离设计
PCB射频
28
热管理在叠层设计中的应用
散热过孔 · 铜厚 · 热阻
热管理叠层设计
29
制造工艺对叠层的影响
层压工艺 · 铜箔粗糙度 · 介质均匀性
制造工艺对叠层的…层压工艺
30
叠层设计验证与仿真
场求解器 · SI/PI仿真 · 设计规则检查
叠层设计验证仿真